100328
商业版本
（续）
DIP ECL至TTL AC电气特性
V
EE
= −
4.2V至
−
5.7V, V
TTL
= +
4.5V至
+
5.5V, V
CC
=
V
CCA
=
GND ，C
L
=
50 pF的
T
C
=
0°C
T
C
=
25°C
符号
参数
民
最大
民
最大
t
PLH
t
PHL
t
PLH
t
PHL
t
PZH
t
PZL
t
PHZ
t
PLZ
t
PHZ
t
PLZ
t
SET
t
HOLD
t
PW
(H)
OE至T
n
（启用时间）
OE至T
n
（禁止时间）
DIR至T
n
（禁止时间）
E
n
以LE
E
n
以LE
脉冲宽度LE
3.4
3.8
3.2
3.0
2.7
2.8
1.1
2.1
4.1
8.45
9.2
8.95
7.7
8.2
7.45
3.7
4.0
3.3
3.4
2.8
3.1
1.1
2.1
4.1
8.95
9.2
8.95
8.7
8.7
7.95
4.0
4.3
3.5
4.1
3.1
4.0
1.1
2.6
4.1
9.7
9.95
9.2
9.95
8.95
9.2
ns
ns
ns
ns
ns
ns
图3,5
图3,5
图3,6
图3,6
图3,4
图3,7
E
n
给T
n
（透明）
LE至T
n
3.1
7.2
3.1
7.2
3.3
7.7
ns
图3,4
2.3
5.6
2.4
5.6
T
C
=
85°C
民
2.6
最大
5.9
ns
图3,4
单位
条件
SOIC和PLCC TTL至ECL AC电气特性
V
EE
= −
4.2V至
−
5.7V, V
TTL
= +4.5V
to
+5.5V
符号
t
PLH
t
PHL
t
PLH
t
PHL
t
PZH
t
PHZ
t
PHZ
t
SET
t
HOLD
t
PW
(H)
t
TLH
t
THL
t
OSHL
OE到E
n
（截止到高）
OE到E
n
（ HIGH到截止）
DIR到E
n
（ HIGH到截止）
T
n
以LE
T
n
以LE
脉冲宽度LE
转换时间
20％至80 ％，80％至20％的
最常见的斜边缘
输出到输出变化
数据输出路径
t
OSLH
最常见的斜边缘
输出到输出变化
数据输出路径
t
OST
最大斜对面边缘
输出到输出变化
数据输出路径
t
PS
最大倾斜
引脚（信号）转换变化
数据输出路径
注10 ：
输出到输出偏移被定义为实际的传播延迟之间的差的对于在同一任何输出的绝对值
封装器件。该规范适用于在同一方向的任何输出切换为高电平到低电平（T
OSHL
） ，或低到高（T
OSLH
） ，或者在对立面
现场两个方向HL和LH （T
OST
） 。参数T
OST
和T
ps
通过设计保证。
参数
T
n
到E
n
（透明）
LE到E
n
T
C
=
0°C
民
1.1
1.7
1.3
1.5
1.6
1.0
1.0
2.0
0.6
1.6
最大
3.3
3.4
4.0
4.3
4.1
T
C
=
25°C
民
1.1
1.7
1.5
1.6
1.6
1.0
1.0
2.0
0.6
1.6
最大
3.4
3.5
4.2
4.3
4.1
T
C
=
85°C
民
1.1
1.9
1.7
1.6
1.7
1.0
1.0
2.0
0.6
1.6
最大
3.6
3.7
4.6
4.4
4.3
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
条件
图1,2
图1,2
图1,2
图1,2
图1,2
图1,2
图1,2
图1,2
图1,2
PLCC只
200
200
200
ps
（注10 ）
PLCC只
200
200
200
ps
（注10 ）
PLCC只
650
650
650
ps
（注10 ）
PLCC只
650
650
650
ps
（注10 ）
5
www.fairchildsemi.com
FAIRCHILD [ FAIRCHILD SEMICONDUCTOR ]
