MP7529B
数字接口
数字输入端被设计为TTL和5 V CMOS
兼容。所有逻辑输入是静态保护MOS闸
小于10nA的典型输入电流。
控制输入DAC A / DAC B选择哪一个DAC可以AC-
从输入端口概念数据。输入CS和WR控制了选购
所选择的DAC（表展业务模式
1.).
当CS和WR
t
CS
CS
t
AS
DAC A /
DAC B
有效
t
WR
WR
t
DS
DB7-DB0
有效
t
DH
t
AH
t
CH
二者都低的选定的DAC是在写模式。输入
所选择的DAC数据锁存器是透明的，其模拟
输出响应的DB0 - DB7 （写入模式）的活动。在SE-
lected DAC锁存器将保持其存在的数据
DB0 - DB7之前CS或WR只是假设一个高的状态。两
模拟输出保持在所述值对应于在数据
它们各自的闩锁（锁定模式） 。
DAC A /
DAC B
L
H
X
X
L =低电平状态
CS
WR
DAC A
写
HOLD
HOLD
HOLD
X =无关
DAC B
HOLD
写
HOLD
HOLD
L
L
L
L
H
X
X
H
H =高邦
注意：
1.从时序（V测
IH
+ V
IL
) /2
图1.写周期时序图
表1. DAC的模式选择
微处理器接口
注意：
8085指令SHLD （ STORE ħ & l直接）可以更新
两个DAC具有数据选自H和L寄存器
A0-A15
A**
V
MA
中央处理器
6800
地址
解码
逻辑
地址总线
DAC A / DAC B
CS
A+1***
DAC A
A8-A15
A**
中央处理器
8085
WR
ALE
AD0–AD7
地址
解码
逻辑
地址总线
DAC A / DAC B
CS
A+1***
LATCH
8212
DAC A
φ
2
WR MP7529B *
DAC B
DB0
DB7
数据总线
WR
DB0
DB7
MP7529B*
DAC B
D0–D7
ADDR /数据总线
*模拟电路被省略为清楚起见，
** A = 7529B解码DAC A地址
*** A + 1 = 7529B解码DAC B地址
*模拟电路被省略为清楚起见，
** A = 7529B解码DAC A地址
*** A + 1 =解码752B9 DAC B地址
图2. MP7529B双DAC 6800
CPU接口
图3. MP7529B双DAC为8085
CPU接口
修订版2.00
5
EXAR [ EXAR CORPORATION ]
