MP7528
接口逻辑信息
DAC的选择：两个DAC锁存器都有一个共同的8位IN-
放口。控制输入DACA / DACB选择哪一个DAC可以
接受从输入口的数据。
模式选择：输入CS和WR控制操作
的选定的DAC模式。见模式选择如下表：
写模式：当CS和WR都为低电平的选择
DAC是在写模式。的选择的输入数据锁存
DAC是透明的，其模拟输出响应活动
在DB0 - DB7 。
HOLD模式：选定的DAC锁存器保存的数据，
在场的DB0 - DB7前夕CS和WR假设
高状态。两路模拟输出保持在值corre-
应的在各自的锁存器中的数据。
DAC A / DAC B
L
H
X
X
CS
L
L
H
X
WR
L
L
X
H
DAC A
写
HOLD
HOLD
HOLD
DAC B
HOLD
写
HOLD
HOLD
L =低电平状态， H =高电平状态，X =无关状态
表1.模式选择表
t
CS
CS
t
CH
V
DD
0
DAC A / DAC B
t
AS
t
AH
V
DD
0
t
WR
WR
t
DS
DATA IN
(DB0-DB7)
V
IH
V
IL
V
IH
V
IL
DATA IN
稳定
t
DH
V
DD
0
V
DD
0
注意事项：
1.所有输入信号的上升时间和下降时间实测为10％〜 90 ％的V
DD
.
V
DD
= +5 V，T
r
= t
f
= 20 ns的
V
DD
= +15 V，T
r
= t
f
= 40 ns的
2.定时测量参考电平为V
IH
+ V
IL
/ 2
图1.写周期时序图
修订版2.00
8
EXAR [ EXAR CORPORATION ]
