6.6.7
6.6.8
6.6.9
GPIO Interrupt Polarity Register . . . . . . . . . . . . . . . . . . . . . . .
GPIO Interrupt Status Register. . . . . . . . . . . . . . . . . . . . . . . .
GPIO Interrupt Raw Status Register . . . . . . . . . . . . . . . . . . . .
183
183
184
184
185
185
186
6.6.10 GPIO De-Bounce Register . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.6.11 GPIO Interrupt Clear Register. . . . . . . . . . . . . . . . . . . . . . . . .
6.6.12 GPIO Interrupt Ext Register . . . . . . . . . . . . . . . . . . . . . . . . . .
6.6.13 GPIO Interrupt Sync Register. . . . . . . . . . . . . . . . . . . . . . . . .
6.7
Serial/Parallel Interface Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .187
6.7.1
6.7.2
6.7.3
6.7.4
6.7.5
6.7.6
6.7.7
6.7.8
SPI Register Operation flow . . . . . . . . . . . . . . . . . . . . . . . . . .
SPI Enable Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
SPI Command Address Register . . . . . . . . . . . . . . . . . . . . . . .
SPI Data Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
SPI Status Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
SPI User Defined Register . . . . . . . . . . . . . . . . . . . . . . . . . . .
Flash Command Configuration 0 Register. . . . . . . . . . . . . . . . .
Flash Command Configuration 1 Register. . . . . . . . . . . . . . . . .
187
190
191
193
194
195
196
197
6.8
Temperature Sensor Controller Registers . . . . . . . . . . . . . . . . . . . . . . . . .198
6.8.1
6.8.2
6.8.3
TSC Address Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
TSC Data Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
TSC Command Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
198
198
200
7 PCIe Configuration Register Definition . . . . . . . . . . . . . . . . . . . 201
7.1
Type 0 PCIe Compatible Configuration Space . . . . . . . . . . . . . . . . . . . . . .203
7.1.1
7.1.2
7.1.3
7.1.4
7.1.5
7.1.6
7.1.7
7.1.8
7.1.9
Vendor ID Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Device ID Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Command Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Status Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Revision ID Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Class Code Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cache Line Size Register . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Master Latency Timer Register . . . . . . . . . . . . . . . . . . . . . . . .
Header Type Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
203
204
205
207
209
209
209
210
210
210
211
212
212
7.1.10 BIST Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.1.11 Base Address Register 0, 1 . . . . . . . . . . . . . . . . . . . . . . . . . .
7.1.12 Base Address Register 2-5. . . . . . . . . . . . . . . . . . . . . . . . . . .
7.1.13 Cardbus CIS Pointer Register . . . . . . . . . . . . . . . . . . . . . . . . .
820x – Data Sheet, DS-0157-D
Page8
Hifn Confidential