EtronTech
功能说明
EM68932DVKA
这个128Mb的移动DDR SDRAM是高速CMOS ，动态随机存取含134217728内存
位。它在内部配置为四银行DRAM 。每一个33554432位银行组织的4096行通过
256列32位。该128Mb的移动DDR SDRAM采用双数据速率的体系结构来实现高速
操作。 EM68932D应用于减少泄漏和刷新电流同时达到非常高的速度。双
数据速率的体系结构本质上是一个的2n预取结构，与一个接口用于传输两个数据字
每个时钟周期的I / O的球。单一的读或写访问的128Mb的移动DDR SDRAM是由一个单一的2N-的
在内部DRAM芯和两个相应的n比特宽的二分之一，顺时针位宽， 1个时钟周期的数据传输
周期数据传输的I / O球。
读取和写入访问的移动DDR SDRAM是迸发导向;存取开始在一个选定的位置和
继续在编程序列位置的设定的号码。访问开始激活命令，
，然后接着是读或写命令。在激活命令的地址位重合注册
用于选择银行和行访问（ BA0 ， BA1选择银行， A0 -A11选择行） 。地址
位（ BA0 ， BA1选择银行， A0 -A7选择列）注册暗合了读或写命令
用于选择的突发访问起始列位置。
需要注意的是在标准的DDR设备中使用的DLL（延迟锁定环）电路不包括在移动DDR
SDRAM 。它已被省略，以节省电力。
之前的正常操作中，移动的DDR SDRAM必须初始化。
上电和初始化
移动的DDR SDRAM必须被加电并以预定的方式进行初始化。操作程序等
比规定可能会导致不确定的操作。要正确初始化移动DDR SDRAM ，这
序列必须遵循：
1.为防止装置闩锁，所以建议核心电源（Ⅴ
DD
）和I / O电源（V
DDQ
）是从同一
电源和同时提出。如果使用独立的电源时， V
DD
必须带领V
DDQ
.
2.一旦电源电压是稳定的和CKE ，被驱赶高，可以安全地应用该时钟。
3.一旦时钟是稳定的，一为200μs （最小值）的延迟被施加之前，需要由移动DDR SDRAM的
可执行的命令。在此期间， NOP或取消命令必须在命令总线上发出。
4.发出预充电ALL命令。
5.发出NOP或取消，至少T指令
RP
时间。
6.发出一个自动刷新命令，随后NOP或取消，至少T指令
RFC
时间。发出第二
自动刷新命令，随后NOP或取消，至少T指令
RFC
时间。作为部分
个性化的序列，两个自动刷新命令必须发出。通常情况下，这两个命令
在此阶段被发出，如上所述。另外，第二个自动刷新命令和NOP或
能的步骤10和11之间发出取消选择序列。
7.使用模式寄存器设置命令，根据需要加载的标准模式寄存器。
8.发行NOP或取消，至少T指令
MRD
时间。
9.使用模式寄存器设置命令，加载扩展模式寄存器到所需的工作模式。记
在该标准和扩展模式寄存器被编程的顺序不是关键的。
10.发行NOP或取消，至少T指令
MRD
时间。
11.移动DDR SDRAM已经被正确的初始化，并准备接受任何有效的命令
.
钰创机密
6
1.0版
2009年3月
ETRON [ ETRON TECHNOLOGY, INC. ]
