欢迎访问ic37.com |
会员登录 免费注册
发布采购

EM6A9160TSC-4G 参数 Datasheet PDF下载

EM6A9160TSC-4G图片预览
型号: EM6A9160TSC-4G
PDF下载: 下载PDF文件 查看货源
内容描述: [8M x 16 DDR Synchronous DRAM]
分类和应用: 动态存储器双倍数据速率
文件页数/大小: 65 页 / 535 K
品牌: ETRON [ ETRON TECHNOLOGY, INC. ]
 浏览型号EM6A9160TSC-4G的Datasheet PDF文件第9页浏览型号EM6A9160TSC-4G的Datasheet PDF文件第10页浏览型号EM6A9160TSC-4G的Datasheet PDF文件第11页浏览型号EM6A9160TSC-4G的Datasheet PDF文件第12页浏览型号EM6A9160TSC-4G的Datasheet PDF文件第14页浏览型号EM6A9160TSC-4G的Datasheet PDF文件第15页浏览型号EM6A9160TSC-4G的Datasheet PDF文件第16页浏览型号EM6A9160TSC-4G的Datasheet PDF文件第17页  
EM6A9160  
EtronTech  
Table 17. Recommended A.C. Operating Conditions  
(VDD = 2.5V±0.2V, TA = 0~70 °C)  
Symbol  
VIH (AC)  
VIL (AC)  
VID (AC)  
Parameter  
Input High Voltage (AC)  
Min.  
Max.  
Unit  
V
VREF + 0.31  
-
Input Low Voltage (AC)  
-
VREF – 0.31  
V
0.7  
V
DDQ + 0.6  
V
CK  
Input Different Voltage, CK and  
inputs  
CK  
VIX (AC)  
0.5 * VDDQ-0.2  
0.5 * VDDQ+0.2  
V
Input Crossing Point Voltage, CK and  
inputs  
Note:  
1. All voltages are referenced to VSS.  
2. These parameters depend on the cycle rate and these values are measured by the cycle rate under the  
minimum value of tCK and tRC. Input signals are changed one time during tCK  
3. Power-up sequence is described in Note 5.  
4. A.C. Test Conditions  
.
Table 18. SSTL _2 Interface  
Reference Level of Output Signals (VREF  
)
0.5 * VDDQ  
Reference to the Test Load  
VREF+0.31 V / VREF-0.31V  
1 V/ns  
Output Load  
Input Signal Levels(VIH / VIL)  
Input Signals Slew Rate  
Reference Level of Input Signals  
0.5 * VDDQ  
Figure 4. SSTL_2 A.C. Test Load  
0.5 * VDDQ  
50  
DQ, DQS  
Z0=50Ω  
30pF  
13  
Rev. 1.3  
Apr. /2014