ES6425产品简介
ES6425引脚说明
表1
名字
TSD1
SEL_PLL1
TSD2
MCLK
TBCK
SPDIF
SEL_PLL3
NC
RSD
RWS
RBCK
CAMIN3
XIN
XOUT
AVEE
AVSS
DMA [11：0 ]
DCAS ＃
美国能源部＃
DSCK_EN
DWE ＃
DRAS ＃
DMBS0
DMBS1
DB [ 15 ： 0 ]
DCS [1：0 ]＃
DQM
DSCK
DCLK
ES6425引脚说明（续）
PIN号码
36
37
39
40
I / O
O
I
O
I / O
I / O
O
I
—
I
I
I
I
I
O
P
G
O
O
O
O
O
O
O
O
I / O
O
O
O
I
德网络nition
音频发送串行数据输出1 。
通过4.7 kΩ电阻才能正常工作拉至VCC ;复位时读取。
音频传输串行数据输出2.该引脚必须通过一个下拉至VSS
4.7 kΩ的电阻才能正常工作。
音频主时钟的音频DAC 。
音频发送位时钟。 TBCK复位期间的输入，并随后是
编程为通过AUDIOXMT寄存器（地址0x2000D00Ch ，第4位）的输出。
S / PDIF输出。
拉下通过4.7 kΩ电阻才能正常工作接地;复位时读取。
无连接。
音频接收串行数据; （可承受5V输入） 。
音频接收帧同步信号; （可承受5V输入） 。
音频接收位时钟; （可承受5V输入） 。
摄像头和YUV输入3 。
27 MHz的晶振输入。
27 MHz的晶振输出。
模拟电源的PLL 。
模拟地的PLL 。
DRAM的地址总线。
DRAM的列地址选通（低电平有效） 。
DRAM输出使能（低电平有效） 。
DRAM时钟使能。
DRAM的写使能（低电平有效） 。
DRAM的行地址选通（低电平有效） 。
SDRAM银行选择0 。
SDRAM银行选择1 。
DRAM数据总线。
SDRAM片选（低电平有效） 。
数据输入/输出掩码。
输出时钟到SDRAM 。
时钟输入到PLL ; （可承受5V输入） 。
41
38, 42
45
46
47
48
49
50
51
52
53-58, 61-66
69
70
71
72
73
74
77-82, 85-90, 93-96
97,100
101
102
105
4
SAM0529-091305
ESS技术公司
ESS [ ESS Technology,Inc ]
