ESMT
交流测试负载和波形
M24L416256DA
参数
R1
R2
R
TH
V
TH
3.0V V
CC
22000
22000
11000
1.50
单位
Ω
Ω
Ω
V
开关特性（在工作范围内） [ 10 ]
Prameter
读周期
t
RC
t
AA
t
OHA
t
ACE
t
美国能源部
t
LZOE
t
HZOE
t
LZCE
t
HZCE
t
DBE
t
LZBE
t
HZBE
[14]
描述
读周期时间
地址到数据有效
从地址变化数据保持
低CE1和CE2高到数据有效
OE低到DATA有效
OE低到低Z [11 ， 12 ]
OE高来高Z [ 11 ， 12 ]
低CE1和CE2高后低Z [ 11 ，
12]
高CE1和CE2低到高Z [ 11 ，
12]
BLE
/
BHE
低到数据有效
BLE
/
BHE
低到低Z [11 ， 12 ]
–55
分钟。
55
[14]
55
5
55
25
5
25
5
25
55
5
10
0
55
45
45
0
0
60
45
45
0
0
5
5
5
8
马克斯。
分钟。
60
–60
马克斯。
分钟。
70
60
10
60
25
5
25
5
25
60
5
10
5
70
60
55
0
0
–70
马克斯。
单位
ns
ns
ns
ns
ns
ns
ns
ns
70
70
35
25
25
70
25
10
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
BLE
/
BHE
高来高-Z [11 ， 12 ]
t
SK
地址偏移
写周期[ 13 ]
t
WC
写周期时间
t
SCE
低CE1和CE2 HIGH撰写完
t
AW
t
HA
t
SA
地址建立撰写完
从写端地址保持
地址建立到开始写
注意事项：
10.测试条件假设1 V / ns的或更高的信号过渡时间，定时V的基准水平
CC （典型值）
/ 2，输入脉冲为0V的电平
到V
CC （典型值）
指定I ，并输出负载
OL
/I
OH
和30 pF负载电容。
11. t
HZOE
, t
HZCE
, t
HZBE
和T
HZWE
当输出进入高阻抗状态转变进行测定。
12.高阻抗和低阻抗参数为特征，并未经过100 ％测试。
13.存储器的内部写入时间由的重叠限定
WE
， CE1 = V
IL
， CE2 = V
IH
， BHE和/或BLE = V
IL
。所有
信号必须是活动开始写任何这些信号可以通过将非活动结束写入。数据输入
建立和保持时间应参考终止写操作的信号的边沿。
14.为了实现55纳秒的性能，读取权限应CE控制。在这种情况下吨
ACE
是临界参数和叔
SK
is
满足的时候，地址是稳定的前片选去激活。为70 ns的周期中，地址必须是稳定的
内的读周期开始后的10纳秒。
晶豪科科技有限公司
出版日期： 2008年7月
修订： 1.5
5/15
ESMT [ ELITE SEMICONDUCTOR MEMORY TECHNOLOGY INC. ]
