欢迎访问ic37.com |
会员登录 免费注册
发布采购

M12L32162A-5.5BG 参数 Datasheet PDF下载

M12L32162A-5.5BG图片预览
型号: M12L32162A-5.5BG
PDF下载: 下载PDF文件 查看货源
内容描述: 1米x 16Bit的X 2Banks同步DRAM [1M x 16Bit x 2Banks Synchronous DRAM]
分类和应用: 存储内存集成电路动态存储器
文件页数/大小: 29 页 / 756 K
品牌: ESMT [ ELITE SEMICONDUCTOR MEMORY TECHNOLOGY INC. ]
 浏览型号M12L32162A-5.5BG的Datasheet PDF文件第1页浏览型号M12L32162A-5.5BG的Datasheet PDF文件第2页浏览型号M12L32162A-5.5BG的Datasheet PDF文件第3页浏览型号M12L32162A-5.5BG的Datasheet PDF文件第4页浏览型号M12L32162A-5.5BG的Datasheet PDF文件第6页浏览型号M12L32162A-5.5BG的Datasheet PDF文件第7页浏览型号M12L32162A-5.5BG的Datasheet PDF文件第8页浏览型号M12L32162A-5.5BG的Datasheet PDF文件第9页  
ESMT
AC运行试验条件
(V
DD
=3.3V
±
0.3V,T
A
= 0 〜70℃ )
参数
价值
输入电平( VIH / VIL)
2.4 / 0.4
输入定时测量参考电平
1.4
输入上升和下降时间
潮流/ TF = 1/1的
输出定时测量参考电平
1.4
输出负载条件
见图2
3.3V
M12L32162A
单位
V
V
ns
V
VTT = 1.4V
1200
产量
VOH ( DC ) = 2.4V , IOH = -2mA
VOL ( DC ) = 0.4V , IOL = 2毫安
产量
Z0=50
50
Ω
870
30 pF的
30 pF的
(图1 )直流输出负载电路
(图2 ) AC输出负载电路
经营AC参数
(交流工作条件,除非另有说明)
参数
行有效至行主动延迟
RAS到CAS延迟
行预充电时间
行活动时间
行周期时间
最后的数据到新的关口。地址的延迟
在过去的数据来行预充电
在最后的数据以突发停止
上校地址上校地址的延迟
刷新周期( 4096行)
的有效输出数据的数量
符号
t
RRD
(分钟)
t
RCD
(分钟)
t
RP
(分钟)
t
RAS
(分钟)
t
RAS
(最大)
t
RC
(分钟)
t
CDL
(分钟)
t
RDL
(分钟)
t
BDL
(分钟)
t
CCD
(分钟)
t
REF
(最大)
CAS延时= 3
CAS延时= 2
-5.5
11
16.5
16.5
33
60
VERSION
-6
12
18
18
36
100
60
1
2
1
1
64
2
1
-7
14
20
20
42
63
单位
ns
ns
ns
ns
us
ns
CLK
CLK
CLK
CLK
ms
ea
1
1
1
1
1
2
2
2
3
5
4
注意:
1.时钟周期的最小数目是通过分割与时钟周期时间和所需要的最小时间来确定
然后四舍五入到下一个较大整数。
2.
最小延迟才能完成写操作。
3.所有部件,使每一个周期的列地址的变化。
4.如遇行预充电中断,自动预充电和读取突发停止。
最早的一个预充电命令可以读出指令后没有数据的丢失被发出是CL + BL-2时钟。
5.最多八个连续自动刷新命令(与T
RFCMIN
)可以发布到任何给定的SDRAM和
任何自动刷新命令和下一个自动刷新命令之间的最大间隔时间绝对是
8x15.6
μ
s.)
晶豪科科技有限公司
出版日期
:
2009年3月
调整
:
1.2
5/29