欢迎访问ic37.com |
会员登录 免费注册
发布采购

F25S04PA-50DG 参数 Datasheet PDF下载

F25S04PA-50DG图片预览
型号: F25S04PA-50DG
PDF下载: 下载PDF文件 查看货源
内容描述: 2.5V只有4兆位串行闪存,带有双输出 [2.5V Only 4 Mbit Serial Flash Memory with Dual Output]
分类和应用: 闪存存储内存集成电路光电二极管时钟
文件页数/大小: 34 页 / 382 K
品牌: ESMT [ ELITE SEMICONDUCTOR MEMORY TECHNOLOGY INC. ]
 浏览型号F25S04PA-50DG的Datasheet PDF文件第4页浏览型号F25S04PA-50DG的Datasheet PDF文件第5页浏览型号F25S04PA-50DG的Datasheet PDF文件第6页浏览型号F25S04PA-50DG的Datasheet PDF文件第7页浏览型号F25S04PA-50DG的Datasheet PDF文件第9页浏览型号F25S04PA-50DG的Datasheet PDF文件第10页浏览型号F25S04PA-50DG的Datasheet PDF文件第11页浏览型号F25S04PA-50DG的Datasheet PDF文件第12页  
ESMT
保持工作
(初步)
F25S04PA
HOLD引脚用于暂停串行序列正在与
SPI闪存,无需重新设置时钟序列。对
激活HOLD模式,CE必须处于低电平状态。该
HOLD模式开始SCK有效低电平状态一致时,
与HOLD信号的下降沿。保持模式结束
当HOLD信号的上升沿与SCK重合
低电平状态。
如果将HOLD信号的下降沿不与重合
SCK有效低电平状态,则该设备时进入保持模式
接下来的SCK达到低电平状态。
同样,如果将HOLD信号的上升沿不
与SCK有效低电平状态保持一致,然后在设备退出
保持模式时, SCK下一达到低电平状态。看
图1为保持状态的波形。
一旦设备进入保持模式,所以会在高阻抗
状态,而SI和SCK可以V
IL
或V
IH
.
如果CE是在一个保持状态驱动的高电平有效,它重置
该设备的内部逻辑。只要HOLD信号为低时,
内存仍然保持状态。要恢复
与设备通信, HOLD必须积极推动
高,和CE必须被驱动为有效低电平。参见图22保持
时序。
SCK
HO LD
一个C吨IV E
H 2 O LD
一个C TI V ê
小时龄
一个C吨IV E
图1 :保持状态的波形
写保护
该器件提供软件写保护。
写保护引脚(
WP
)启用或禁用的锁定
功能状态寄存器。该块保护位( BP2 ,
BP1 , BP0和BPL)在状态寄存器写入提供
保护的存储器阵列和状态寄存器。请参阅表
4块保护的说明。
表4 :条件执行写状态寄存器( WRSR )
指令
WP
BPL
1
0
X
执行WRSR指令
不允许
允许
允许
L
L
H
写保护引脚(
WP
)
写保护(
WP
)引脚使能的锁定功能
BPL位(第7位)的状态寄存器。当
WP
被拉低,
的写状态寄存器执行( WRSR )指令
通过BPL位的值来确定(见表4)。当
WP
高, BPL位的锁定功能被禁用。
晶豪科科技有限公司
出版日期:
五月
2009
修改:
0.2
8/34