Real
time
clock
■レジスタテーブル
ア
ド
レ
ス
●補 足
D
3
S
８
＊
mi
8
＊
h
８
D
3
D
2
D
1
D
0
０
０
０
０
０
０
０
０
１
１
１
１
１
１
１
１
０
１
２
３
４
５
６
７
８
９
A
B
C
D
E
F
A
3
A
2
A
1
A
０
０
０
０
１
１
１
１
０
０
０
０
１
１
１
１
０
０
１
１
０
０
１
１
０
０
１
１
０
０
１
レ
ジ
ス名
0 タ称
D
2
S
４
S
40
mi
４
mi
40
h
４
D
1
S
２
S
20
mi
２
mi
20
h
２
h
20
D
0
S
１
S
10
mi
１
mi
10
h
１
h
10
w
１
d
１
d
10
mo
１
カウント値
０∼９
０∼５
０∼９
０∼５
０∼９
０∼２
又は０∼１
０∼６
０∼９
０∼３
０∼９
０∼１
０∼９
０∼９
付 記
１秒桁レジスタ
10秒桁レジスタ
１分桁レジスタ
10分桁レジスタ
１時桁レジスタ
10時桁レジスタ
週レ ジ ス タ
１日桁レジスタ
10日桁レジスタ
１月桁レジスタ
10月桁レジスタ
１年桁レジスタ
10年桁レジスタ
リセットレジスタ
基準信号レジスタ
０ S
１
１ S
10
０ MI
１
１ MI
10
０ H
１
１ H
10
０
１
０
１
０
１
０
１
０
１
項 目
＊印
24/12
PM/AM
説 明
書き込み可�½。
�½�し読み出し時は、
“0”
となります。
“1”＝24時間計,“0”＝12時間計
“1”＝PM、
“0”＝AM 24時間計の時は、
本ビット＝“0”
うるう年のセレクト用。 内部で年の下2桁を4で
IC
割りその時
暦
D
3
D
2
年/4の�½�り 閏年の例
の�½�りでセ
西 暦 0 0
0
96,00,04
レクトする。
予 備
予 備
予 備
0
1
1
1
0
1
3
2
1
0＝“L”レベル 1＝“H”レベル
24/12 PM/AM
10日桁のD・
2
3
D
W
w
４
w
２
＊
d
８
d
４
d
２
D
１
D
10
閏年セレクト
d
20
MO
１
mo
8
mo
４
mo
２
MO
10
＊
Y
１
y
８
y
４
y
２
Y
10
y
80
y
40
y
20
＊
１時間
１分
mo
10
y
１
y
10
リセットレジスタ
ADDRESS LATCHに
“D”
をラッチしWRITE＝“H”
にすると
リセットがかかります。
リセットの実行後は直に
“D”
以外
のレジスタを選択して下さい。
1/2
15
分周段後５
段分とBUSY回路をリセットします。
基準信号レジスタ
ADDRESS LATCH に“E”
または ”
“F をラッチしREAD＝
“H”にするとD
3
∼D
0
に基準信号が出力されます。
１
１秒 1024Hz
注）・時計として有り得ないデータ設定は、計時ミスの原因になりますので設定し
ないでください。
・BUSY中（1秒毎に1回）にSTOPを1回以上変化させないでください。
●WRITE
& READタイミング
■スイッチング特性
項 目
●WRITE
& READモード
記号
Min.
Typ.
CSセ ッ ト ア ッ プ 時 間
アドレスセットアップ時間
アドレスライトパルス巾
アドレスホールド時間
データセットアップ時間
ラ イ ト パ ル ス 巾
デ ー タ ホ ー ル ド 時 間
リードインヒビット時間
リ ー ド ア ク セ ス 時 間
リ ー ド ディレイ 時 間
CSホ ー ル ド 時 間
Max.
（V
DD
＝5V±0.5V）
CS
1
CS
2
D
0
∼D
3
ADDRESS
WRITE
WRITE
t
CS
t
AS
t
AW
t
AH
t
DS
t
WW
t
DH
t
RI
t
RA
DATA INVALID
t
DD
t
CH
DATA VARID
単�½�
t
AS
t
AW
t
AH
t
DS
t
CS
0
0.5
0.1
0
2
0
※
0
1
μs
t
WW
t
DH
t
RA
t
CH
t
RI
READ
ADDRESS
DATA
WRITE
DATA
READ
t
DD
。
（V
DD
＝5V±0.5V Ta＝25 C）
※
t
RA
＝1μS＋C×R×
V
DD
Ｃ：データラインの配線容量
n
（V
DD
−V
H
）
Ｒ：プルアップ抵抗値
Ｈ
“H”
入力電圧
Ｖ
：データラインに接続されるICの
n
：自然対数
●データ保持タイミング
V
DD
4.5V
2.2∼4.5V
CS
1
t
CDR
V
IH2
V
IL
CS
1
≦0.8V
データ保持モード
t
R
V
IL
V
IH2
C外部との
インタフェ
ース可
4.5V
IC外部との
インタフェ
ース可
CS
2
またはWRの発生はないこと
■回路構成図
1024Hz
水晶発振回路
32.768kHz
OSC
1/2
15
R
TEST
BUSY
R
DATA BUS
or
1Hz
1/10 1/6
秒
1/10 1/6
分
S10
MI1 MI 10
1/3600Hz
1/12 1/24
時
H1
WRITE
H10
1/7
曜
1/10 1/3
日
W
D1
D10
1/12
月
MO1 MO10
1/10 1/10
年
Y1 Y10
BUSY
STOP
TEST
WRITE
READ
CS1
CS2
ADDRESS
WRITE
N
R
P
R
P
R
P
R
P
R
P
R
P
R
P
D
1Hz
1024Hz
S1
1/16Hz
SWITCH
E,F
ADDRESS
LATCH
D
10
D
11
D
12
D
13
A
0
A
1
A
2
A
3
TRI-STATE
CONTROL
D
0
D
1
D
2
D
3
0
1
2
3
4
5
6
7
8
9
A
B
C
D
E∼F
SI
SIO
MI1
MI10
HI
HI10
W
DI
DIO
MO1
MO10
Y1
Y10
D
E∼F
※ R
P
＝200kΩTYP
66
EPSONTOYOCOM [ EPSON TOYOCOM ]
