EM44DM1688LBB
2GB （ 16M × 8Bank × 16 ）双数据速率2 SDRAM
特点
• JEDEC标准VDD / VDDQ = 1.8V ± 0.1V 。
•所有输入和输出与SSTL_18兼容
界面。
•全差分时钟输入（ CK ， / CK ）操作。
•八家银行
•中科院发布
•胸围长度： 4和8 。
•可编程CAS延迟（ CL ） ： 5,7
•可编程附加延迟（AL） ：0， 1，2， 3，4，
5 & 6 。
•写延迟（ WL ） =读延时（ RL ） -1 。
•读延迟（ RL ） =可编程添加剂
延迟（ AL ） + CAS延迟（ CL ）
•双向差分数据选通（ DQS ） 。
•在DQS中心的数据输入时写。
•在DQS数据输出， / DQS边读时。
•片上DLL对齐DQ ， DQS和/ DQS过渡
与CK过渡。
• DM面具写入数据，在该上升沿和下降沿
数据选通的边缘。
•顺序&交错突发可用类型。
•片外驱动器（ OCD ）阻抗调整
•片上终端（ ODT ）
•自动刷新和自刷新
• 8,192刷新周期/ 64ms的
•平均更新周期7.8us
•符合RoHS标准
•高温度自刷新速率使得
描述
该EM44DM1688LBB是高速双倍数据
传输速率2（ DDR2 ）同步DRAM与制造
含超高性能CMOS工艺
该组织为16Mbits ×8 2,147,483,648位
银行由16位。该同步器实现
达的高速双数据速率的传输速率
1066兆位/秒/针（ DDR2-1066 ）一般
应用程序。该芯片被设计为符合
以下关键DDR2 SDRAM的特点： （ 1 ）发布
CAS与附加延迟， （ 2 ）写入延迟=读
延时-1 ， （ 3 ）片外驱动器（ OCD ）阻抗
调整和片上终端（ 4 ）正常，
实力弱的数据输出驱动器。所有的控制的
和地址输入与双同步
外部提供的差分时钟。输入是
锁存的差分时钟的交叉点（CK
上升和/ CK下降） 。所有的I / O与同步
一对双向选通（ DQS和/ DQS）在一
源同步的时尚。地址总线是
用于传送的行，列和行地址
在/ RAS和/ CAS复用样式信息。
2GB的DDR2器件采用单电源
电源： 1.8V ± 0.1V VDD和VDDQ 。可用的
封装： FBGA - 84Ball （ ，具有0.8mm X 0.8毫米球
间距）
2011年11月
2/29
www.eorex.com
EOREX [ EOREX CORPORATION ]
