EM44CM1688LBC
1GB （ 8M × 8Bank × 16 ）双数据速率2 SDRAM
特点
• JEDEC标准VDD / VDDQ = 1.8V 0.1V 。
•所有输入和输出与SSTL_18兼容
界面。
•全差分时钟输入（ CK ， / CK ）操作。
•八家银行
•中科院发布
•胸围长度： 4和8 。
•可编程CAS延迟（ CL ） ： 5,6
•可编程附加延迟（AL） ：0， 1 ，2，3 ，4，5
•写延迟（ WL ） =读延时（ RL ） -1 。
•读延迟（ RL ） =可编程添加剂
延迟（ AL ） + CAS延迟（ CL ）
•双向差分数据选通（ DQS ） 。
•在DQS中心的数据输入时写。
•在DQS数据输出， / DQS边读时。
•片上DLL对齐DQ ， DQS和/ DQS过渡
与CK过渡。
• DM面具写入数据，在该上升沿和下降沿
数据选通的边缘。
•顺序&交错突发可用类型。
•片外驱动器（ OCD ）阻抗调整
•片上终端（ ODT ）
•自动刷新和自刷新
• 8,192刷新周期/ 64ms的
•平均更新周期7.8us时于T低
例
85
C， 3.9us在85℃ <牛逼
例
95°
C
•符合RoHS标准
•部分阵列自刷新（ PASR ）
•高温度自刷新速率使得
描述
±
该EM44CM1688LBC是高速双倍数据
传输速率2（ DDR2 ）同步DRAM与制造
含超高性能CMOS工艺
该组织为16Mbits ×8位1,073,741,824
银行由16位。该同步器实现
达的高速双数据速率的传输速率
800兆/秒/针（ DDR2-800 ）一般应用。
该芯片的设计符合下列关键
DDR2 SDRAM的特点： （ 1 ）贴有CAS
附加延迟， （ 2 ）写延时=读延时-1 ，
（ 3 ）片外驱动器（ OCD）阻抗调整
片上终端（ 4 ）正常，实力弱
数据输出驱动器。所有的控制和地址的
输入与一对外部同步
提供的差分时钟。输入被锁在
的差分时钟交叉点（ CK的上升沿和/ CK
下降） 。所有的I / O都具有一对同步
双向选通（ DQS和/ DQS）在源
同步方式。地址总线是用来
传达的行，列和行地址信息中
A / RAS和/ CAS复用的风格。 1GB的DDR2
器件采用单电源供电： 1.8V ±
0.1V VDD和VDDQ 。可用软件包：
FBGA - 84Ball （ ，具有0.8mm X球间距为0.8mm ）
2012年12月
≦
°
°
2/29
www.eorex.com
EOREX [ EOREX CORPORATION ]
