欢迎访问ic37.com |
会员登录 免费注册
发布采购

EM42AM3284LBC-6FE 参数 Datasheet PDF下载

EM42AM3284LBC-6FE图片预览
型号: EM42AM3284LBC-6FE
PDF下载: 下载PDF文件 查看货源
内容描述: 512MB ( 4M 】 4Bank 】 32 ),双倍数据速率SDRAM [512Mb (4M×4Bank×32) Double DATA RATE SDRAM]
分类和应用: 动态存储器双倍数据速率
文件页数/大小: 24 页 / 291 K
品牌: EOREX [ EOREX CORPORATION ]
 浏览型号EM42AM3284LBC-6FE的Datasheet PDF文件第6页浏览型号EM42AM3284LBC-6FE的Datasheet PDF文件第7页浏览型号EM42AM3284LBC-6FE的Datasheet PDF文件第8页浏览型号EM42AM3284LBC-6FE的Datasheet PDF文件第9页浏览型号EM42AM3284LBC-6FE的Datasheet PDF文件第11页浏览型号EM42AM3284LBC-6FE的Datasheet PDF文件第12页浏览型号EM42AM3284LBC-6FE的Datasheet PDF文件第13页浏览型号EM42AM3284LBC-6FE的Datasheet PDF文件第14页  
eorex  
EM42AM3284LBC  
AC Operating Test Conditions  
(VDD=1.8V ± 0.1V, TA=0°C ~70°C)  
Item  
Conditions  
0.9V/0.9V  
Output Reference Level  
Output Load  
See diagram as below  
1.6V/0.2V  
Input Signal Level  
Transition Time of Input Signals  
Input Reference Level  
0.5ns  
0.9V  
AC Operating Test Characteristics  
(VDD=1.8V±0.1V, TA=0°C ~70°C)  
-6  
6
-7.5  
Symbol  
Parameter  
Units  
Min.  
2
Max.  
5.5  
Min.  
2
Max.  
6
tDQCK  
DQ output access from CLK,/CLK  
ns  
ns  
tCK  
ns  
ns  
tDQSCK DQS output access from CLK,/CLK  
tCL,tCH CL low/high level width  
2
5.5  
2
6
0.45  
0.55  
0.45  
0.55  
tCK  
Clock Cycle Time ( CL3 )  
7.5  
tDH,tDS DQ and DM hold/setup time  
0.6  
1.2  
0.8  
DQ and DM input pulse width for  
tDIPW  
1.75  
ns  
ns  
ns  
tCK  
tCK  
tCK  
each input  
Data out high/low impedance time  
from CLK,/CLK  
DQS-DQ skew for associated DQ  
tHZ,tLZ  
1
5.5  
0.5  
1
6
tDQSQ  
0.6  
1.25  
signal  
Write command to first latching DQS  
tDQSS  
0.75  
1.25  
0.75  
transition  
tDSL,tDS  
DQS input valid window  
0.2  
0.2  
H
Mode Register Set command cycle  
tMRD  
time  
2
0
2
0
tWPRES Write Preamble setup time  
ns  
tWPST  
tIH,tIS  
tRPRE  
Write Preamble  
0.4  
0.9  
0.6  
1.1  
0.4  
0.9  
0.6  
1.1  
tCK  
Address/control input hold/setup  
time  
1.1  
1.3  
ns  
Read Preamble  
tCK  
Jun. 2009  
www.eorex.com  
10/24