EBJ21EE8BAFA
Block Diagram
VDD
VDD
VTT
VTT
/CK1
CK1
/CS1
ODT1
CKE1
/CK0
Rs1
Rs1
Rs1
DQS7
/DQS7
DM7
DQS
DQS
D16
D7
CK0
/DQS
/DQS
3
Command
17
DM
DM
Address, BA
ZQ
ZQ
ZQ
ZQ
ZQ
ZQ
ZQ
ZQ
8
DQ0
DQ0
Rs1
/CS0
ODT0
to DQ7
to DQ7
DQ56
to DQ63
CKE0
Rs1
Rs1
Rs1
Rs1
DQS0
DQS6
/DQS6
DM6
DQS
/DQS
DM
DQS
/DQS
DM
DQS
DQS
Rs1
D0
D1
D2
D3
D9
D10
D11
D12
D15
D6
D5
D4
/DQS
/DQS
/DQS0
Rs1
DM
DM
DM0
ZQ
ZQ
8
8
Rs1
DQ0
DQ0
Rs1
DQ0
DQ0
DQ0
to DQ7
DQ48
to DQ55
to DQ7
to DQ7
to DQ7
to DQ7
Rs1
Rs1
Rs1
Rs1
Rs1
Rs1
DQS1
/DQS1
DM1
DQS5
/DQS5
DM5
DQS
/DQS
DM
DQS
/DQS
DM
DQS
/DQS
DM
DQS
/DQS
DM
D14
D13
D17
ZQ
ZQ
ZQ
ZQ
8
8
Rs1
Rs1
DQ0
DQ0
DQ0
DQ0
DQ8
to DQ15
to DQ7
to DQ7
DQ40
to DQ47
to DQ7
to DQ7
Rs1
Rs1
Rs1
Rs1
Rs1
Rs1
DQS2
/DQS2
DM2
DQS4
/DQS4
DM4
DQS
/DQS
DM
DQS
/DQS
DM
DQS
/DQS
DM
DQS
/DQS
DM
ZQ
ZQ
Rs1
8
8
Rs1
DQ0
DQ0
DQ0
DQ0
DQ16
to DQ23
DQ32
to DQ39
to DQ7
to DQ7
to DQ7
to DQ7
Rs1
Rs1
Rs1
Rs1
Rs1
DQS8
/DQS8
DM8
DQS3
/DQS3
DM3
DQS
/DQS
DM
DQS
/DQS
DM
DQS
/DQS
DM
DQS
/DQS
DM
D8
Rs1
ZQ
ZQ
8
8
Rs1
DQ0
DQ0
DQ0
DQ0
Rs1
CB0
to CB7
DQ24
to DQ31
to DQ7
to DQ7
to DQ7
to DQ7
/RESET
VTT
VDDSPD
/RESET:SDRAMs (D0 to D17)
Serial PD
SDA
SPD
SCL
SCL
SDA
VREFCA
SDRAMs (D0 to D17)
SDRAMs (D0 to D17)
SDRAMs (D0 to D17)
SA0
SA1
SA2
A0
A1
A2
U1
VREFDQ
VDD
/EVENT
/EVENT
VSS
SDRAMs (D0 to D17), SPD
Notes :
* D0 to D17: 1G bits DDR3 SDRAM
Address, BA: A0 to A13, BA0 to BA2
Command: /RAS, /CAS, /WE
U1: 256 bytes EEPROM
Rs1: 15Ω
1. DQ wiring may be changed within a byte.
2. DQ, DQS, /DQS, ODT, DM, CKE, /CS relationships
must be maintained as shown.
Rs2: 39Ω
Rs3: 36Ω
Rs4: 240Ω
V1
V3
V2
V4
V5
V6
V7
V8
V9
D10
D1
D13
D9
D0
D11
D2
D12
D3
D17
D8
D14
D5
D15
D16
V1
V3
V4
V5
V6
V2
V7
V8
V9
D4
D6
D7
Address and Control lines
Data Sheet E1235E40 (Ver. 4.0)
9