EBJ21UE8BAW0
Block Diagram
/CK1
CK1
/CS1
ODT1
CKE1
/CK0
VDD
VDD
CK0
3
VTT
VTT
Command
17
Address, BA
/CS0
ODT0
CKE0
Rs1
Rs1
Rs1
Rs1
DQS3
DQS
DQS
/DQS
DM
DQS4
/DQS4
DM4
DQS
DQS
Rs1
Rs1
D0
D1
D2
D3
D8
D9
D7
D15
/DQS3
DM3
/DQS
/DQS
/DQS
DM
DM
DM
ZQ
ZQ
ZQ
ZQ
ZQ
ZQ
ZQ
8
8
Rs1
DQ0
DQ0
Rs1
DQ0
DQ0
DQ24
to DQ31
to DQ7
to DQ7
to DQ7
to DQ7
DQ32
to DQ39
Rs1
Rs1
Rs1
Rs1
Rs1
Rs1
DQS1
/DQS1
DM1
DQS6
/DQS6
DM6
DQS
/DQS
DM
DQS
/DQS
DM
DQS
/DQS
DM
DQS
/DQS
DM
D6
D5
D4
D14
D13
D12
ZQ
ZQ
ZQ
ZQ
ZQ
8
8
Rs1
Rs1
DQ0
DQ0
DQ0
DQ0
DQ8
to DQ15
DQ48
to DQ55
to DQ7
to DQ7
to DQ77
to DQ7
Rs1
Rs1
Rs1
Rs1
Rs1
Rs1
DQS0
/DQS0
DM0
DQS7
/DQS7
DM7
DQS
/DQS
DM
DQS
/DQS
DM
DQS
/DQS
DM
DQS
/DQS
DM
D10
D11
ZQ
ZQ
Rs1
8
8
Rs1
DQ0
DQ0
DQ0
DQ0
DQ0
to DQ7
DQ56
to DQ63
to DQ7
to DQ7
to DQ7
to DQ7
Rs1
Rs1
Rs1
Rs1
Rs1
DQS2
/DQS2
DM2
DQS5
/DQS5
DM5
DQS
/DQS
DM
DQS
/DQS
DM
DQS
/DQS
DM
DQS
/DQS
DM
Rs1
ZQ
ZQ
8
8
DQ16
to DQ23
Rs1
DQ0
DQ0
DQ0
DQ0
Rs1
DQ40
to DQ47
to DQ7
to DQ7
to DQ7
to DQ7
Serial PD
SDA
/RESET
/RESET:SDRAMs (D0 to D15)
SCL
SCL
SDA
VTT
VDDSPD
VREFCA
SPD
SA0
A0
U0
SDRAMs (D0 to D15)
SDRAMs (D0 to D15)
SDRAMs (D0 to D15)
A1
A2
SA1
SA2
VREFDQ
VDD
WP
VSS
SDRAMs (D0 to D15), SPD
* D0 to D15: 1G bits DDR3 SDRAM
Notes :
Address, BA: A0 to A13, BA0 to BA2
Command: /RAS, /CAS, /WE
U0: 256 bytes EEPROM
Rs1: 15Ω
1. DQ wiring may be changed.
2. DQ, DQS, /DQS, ODT, DM, CKE, /CS relationships
must be meintained as shown.
3. Refer to the appropriate clock wiring topology
under the DIMM wiring details section of this document.
Rs2: 36Ω
V3
V2
V4
V6
V5
V7
V8
D8
D0
D9
D10
D2
D11
D3
D12
D4
D13
D14
D6
D15
V1
V3
V4
V2
V5
V6
V7
V8
D5
D7
D1
V1
Address and Control lines
Preliminary Data Sheet E1276E10 (Ver. 1.0)
10
ELPIDA [ ELPIDA MEMORY ]
