性能
下表给出了有关的调查
核心面积和性能的
广场&路线后， Altera的器件：
速度
逻辑单元
F
最大
GRADE
CYCLONE
-6
921
111兆赫
CYCLONE
-6
923
107兆赫
的Stratix
-5
922
114兆赫
的Stratix II
-3
823
189兆赫
的Stratix GX
-5
922
116兆赫
APEX II
-5
1131
94兆赫
APEX20KC
-7
1131
81兆赫
APEX20KE
-1
1131
70兆赫
APEX20K
-1
1131
41兆赫
ACEX1K
-1
1150
64兆赫
FLEX10KE
-1
1150
59兆赫
在Altera的器件核心性能
设备
改善
DRPIC1655X大部分指令
在1个CLK的周期中执行的，除了节目
需要2个CLK周期的分支。该
下表显示了示例说明
执行时间：
助记符DRPIC1655X PIC16C554
展示次数。
操作数
（ CLK周期） （ CLK周期）
ADDWF
1
4
4
ANDWF
1
4
4
RLF
1
4
4
BCF
1
4
4
1
1
DECFSZ
1(2)
4(8)
4
1
1
INCFSZ
1(2)
4(8)
4
1
1
BTFSC
1(2)
4(8)
4
1
1
BTFSS
1(2)
4(8)
4
通话
2
8
4
GOTO
2
8
4
RETFIE
2
8
4
RETLW
2
8
4
回报
2
8
4
1
面积DRPIC1655X的各单位利用
核心供应商特定的技术是
总结于下表中。
部件
[ LC ]
区域
[农民田间学校]
中央处理器*
定时器0
看门狗定时器
I / O端口
总面积
711
60
55
96
922
285
29
38
64
416
时钟的情况下，当数运算的结果为0 。
* CPU - 包括ALU ，控制单元，总线控制器，硬件堆栈，
扩展的中断控制器，外部INT引脚中断控制器，
扩展中断控制器，程序存储器RAM 8kW的512 B
核心零部件领域的利用 - CYCLONE
本文档中提及的所有商标
是其各自所有者的商标。
http://www.DigitalCoreDesign.com
http://www.dcd.pl
版权所有1999-2007 DCD - 数字内核设计。版权所有。
DCD [ DIGITAL CORE DESIGN ]
