DCAN
可配置的CAN总线控制器
1.01版本
概观
该DCAN是一个独立的控制器，用于在
控制器区域网络（ CAN ）广泛应用于
汽车和工业应用。 DCAN
符合博世的CAN 2.0B规范
（ 2.0B主动） 。核心拥有简单的CPU接口
（ 8/16/32位可配置的数据宽度）与小
或大端adressing方案。硬件
消息过滤和64字节的接收FIFO
实现与后端到背部的消息接收
最小的CPU负载。该DCAN描述
在RTL级，允许在FPGA或目标应用
ASIC技术。
●
●
●
●
●
上一个错误代码
完全可合成的
静态同步设计，正面
沿时钟和同步复位
没有内部三态
扫描测试准备
应用
●
●
●
嵌入式通信系统
汽车，工业
医疗设备
主要特点
●
●
●
●
●
●
●
●
●
●
●
●
●
符合博世的CAN 2.0B有源
8/16/ 32位CPU从很少的接口
或大字节序
简单的接口，可方便连接
给CPU
支持标准（ 11位标识符）
和扩展（ 29位标识符）帧。
数据速率高达1 Mbps
硬件消息过滤（双/单
FILTER ）
64字节的接收FIFO
一个发送缓冲区
产生无过载帧
普通&监听模式
单次传输
能够中止发射
可读的错误计数器
可交付
♦
♦
源代码：
◊
VHDL源代码
VHDL测试平台环境，
◊
的Active-HDL的自动模拟巨
罗斯
◊
的ModelSim仿真的自动宏
◊
参照响应测试
技术文档
◊
安装注意事项
◊
HDL核心规格
◊
数据表
综合脚本
示例应用程序
技术支援
◊
IP核实现支持
◊
3个月维修
●
●
●
♦
♦
♦
♦
交付的IP核的更新，未成年人
和主要版本变化
交付的文档更新
电话&电子邮件支持
http://www.DigitalCoreDesign.com
http://www.dcd.pl
本文档中提及的所有商标
是其各自所有者的商标。
版权所有1999-2007 DCD - 数字内核设计。版权所有。
DCD [ DIGITAL CORE DESIGN ]
