DM9161
10/100 Mbps快速以太网物理层TX / FX单芯片收发器
5.引脚说明
I：输入，O ：输出，李：锁存输入时，电源/复位， Z：三态输出， U：拉升
D：拉下来
5.1标准MII接口， 21针
PIN号
引脚名称
I / O
描述
16
TXER / TXD [ 4 ]
我发送错误/第五TXD数据位
在100Mbps的模式下，当信号表明活性高和TXEN是
活跃的，暂停符号代替实际数据四位。在10Mbps的，
该输入被忽略
在旁路模式（旁路BP4B5B ） ， TXER成为TXD [ 4 ]引脚上，
该5B符号第五TXD数据位
20,19,18,17
TXD [ 0：3]
我发送数据
4位半字节数据输入（同步到TXCLK ）在10 / 100Mbps的时
半字节模式。
在10Mbps的GPSI （ 7 - 有线方式）时， TXD [0]引脚用作串行
数据输入管脚，和TXD [1： 3]被忽略。
21
TXEN
I
发送使能
主动高电平表示有效半字节数据在TXD [ 0 ： 3 ]的存在的
100Mbps和10Mbps的半字节模式。
在10Mbps的GPSI （ 7 -有线）模式，高电平有效指示存在
在TXD有效10Mbps的数据[ 0 ] 。
发送时钟
发送时钟提供的传送定时基准
TXEN ， TXD和TXER 。 TXCLK由PHY提供
在25MHz的100Mbps的半字节模式，在2.5MHz的10Mbps的半字节模式下， 10MHz的
在10Mbps的GPSI （ 7 -有线）模式
分离中的设置：
0 ：为“0” （参考8.1基本控制寄存器）寄存器0.10将被初始化
1 ：注册0.10将被初始化为“1”。
管理数据时钟
同步时钟的MDIO管理数据。这个时钟是
通过管理实体提供，它是由2.5MHz的
管理数据I / O
其可以由站来提供双向数据管理
管理实体或所述PHY
接收数据输出
4位半字节数据输出（同步到RXCLK ）在10 / 100Mbps的时
MII模式
在10Mbps的GPSI （ 7 - 有线方式）时， RXD [0]引脚用作串行
数据输出引脚，并且对RXD [1： 3]被忽略
PHY地址[ 0 ： 3 ] （上电复位锁存输入）
PHY地址检测输入引脚
状态中断输出：
置为低电平时有一个状态变化（链接，速度，双工）
该MDINTR ＃引脚具有高阻抗输出，一个2.2K ？拉高
电阻是必要的
22
TXCLK /
隔离
O,
Z,
LI
(D)
24
25
29,28,27,26
MDC
MDIO
RXD [ 0：3]
/ PHYAD [0：3 ]
I
I / O
O,
Z,
LI
(D)
32
MDINTR ＃
O,
Z
6
最终科幻
版本： DM9161 - DS- F05
2008年9月10日
DAVICOM [ DAVICOM SEMICONDUCTOR, INC. ]
