DS1023
应用程序可以通过连接串行输出引脚（Q）向所述读出的DS1023延迟线的设定
通过与1至10千欧（图2）的值的电阻器串行输入（D）。由于读出过程是
破坏性，电阻写入设备时恢复读取的值，并提供隔离。该
电阻必须在最后一个设备的串行输出（Q）连接到的所述第一设备的串行输入端（D）的
菊花链（图1） 。为通过电阻器具有自动恢复的串行读出的，该装置用于
写串行数据必须去一个高阻抗状态。
发起一个串行读取，锁存使能（LE）取为一个逻辑1，而串行时钟（CLK）为逻辑0 。
经过等待时间（t
EQV
） ， 7位（ MSB），将出现在串行输出（Q） 。在第一个上升（ 0 --> 1 ）
串行时钟（CLK）的过渡，第7位（ MSB）被重写和第6位上出现的输出的时间后
t
CQV
。以恢复输入寄存器到其原始状态，这样的时钟过程必须重复八次。
在菊花链的情况下，该过程必须重复每包8倍。如果读出的值
前锁恢复使能（ LE ）返回0，没有稳定时间（T
EDV
）是必需的，该
编程的延迟保持不变。
由于DS1023是CMOS设计中，未使用的输入引脚（P3 - P7）必须连接到明确定义的逻辑
水平;它们也不应该被允许浮动。串行输出Q / P0应该被允许，如果不使用浮动。
级联多个器件（菊花链）
图1
串行READOUT
图2
参考延迟
在所有延迟线有一种内在的，或由通过传播延迟“步骤零” ，延迟
输入和输出缓冲器。在此设备相比，延迟步骤的步骤零延迟可能相当大
尺寸。为了简化系统设计基准延迟已被包含在芯片可被用来
补偿步骤零延迟。在实践中，这意味着，如果该装置与一个时钟，用于供给
例如，最小编程输出延迟是有效的零相对于该参考延迟。
3 16
DALLAS [ DALLAS SEMICONDUCTOR ]
