欢迎访问ic37.com |
会员登录 免费注册
发布采购

W209CH 参数 Datasheet PDF下载

W209CH图片预览
型号: W209CH
PDF下载: 下载PDF文件 查看货源
内容描述: 综合内核逻辑的频率发生器, 133- MHz前端总线 [Frequency Generator for Integrated Core Logic with 133-MHz FSB]
分类和应用:
文件页数/大小: 16 页 / 174 K
品牌: CYPRESS [ CYPRESS SEMICONDUCTOR ]
 浏览型号W209CH的Datasheet PDF文件第1页浏览型号W209CH的Datasheet PDF文件第2页浏览型号W209CH的Datasheet PDF文件第3页浏览型号W209CH的Datasheet PDF文件第5页浏览型号W209CH的Datasheet PDF文件第6页浏览型号W209CH的Datasheet PDF文件第7页浏览型号W209CH的Datasheet PDF文件第8页浏览型号W209CH的Datasheet PDF文件第9页  
初步
W209C
NS 0
10纳秒
20纳秒
30纳秒
40纳秒
CPU 100期
CPU 100 MHz的
SDRAM 100期
SDRAM 100 MHz的
3V66 66 MHz的
PCI 33 - MHz的
REF 14.318兆赫
USB 48 MHz的
APIC
轮毂-PC
图3.组波形偏移量(100 - MHz的CPU时钟, 100 - MHz的SDRAM时钟)
掉电控制
W209C提供1个PWRDWN #信号将器件置于低功耗模式。在低功耗模式下, PLL也被关闭,并且
所有的时钟输出驱动为低电平。
0ns
25ns
50ns
75ns
中心
1
内置VCO
100MHz的CPU
3V66 66MHz的
PCI 33MHz的
APIC 33MHz的
PWRDWN
100MHz的SDRAM
REF 14.318MHz
USB 48MHz的
2
图4. W209C PWRDWN #时序图
[2, 3, 4, 5]
注意事项:
2.一旦PWRDWN #信号采样为低电平CPU的两个连续的上升沿,感兴趣的时钟将在下一HIGH到LOW过渡保持为低。
3. PWRDWN #是一个异步输入,亚稳条件可能存在。这个信号内W209C是同步的。
4.对SDRAM ,楼盘,和USB时钟的阴影部分表示“不关心”的状态。
如图5的图表,相对于100兆赫。类似的操作时, CPU为66兆赫。
文件编号: 38-07171修订版**
第16页4