CY8C27143 ， CY8C27243
CY8C27443 ， CY8C27543 ， CY8C27643
28引脚器件的引脚
表5.引脚定义 - 28引脚PDIP ， SSOP ， SOIC
PIN号
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
IO
IO
IO
IO
IO
IO
IO
IO
动力
I
IO
IO
I
IO
IO
IO
IO
输入
I
I
IO
IO
IO
IO
动力
TYPE
数字
IO
IO
IO
IO
IO
IO
IO
IO
类似物
I
IO
IO
I
针
名字
P0[7]
P0[5]
P0[3]
P0[1]
P2[7]
P2[5]
描述
模拟列多路复用器输入。
模拟列多路复用器输入和列输出。
模拟列多路复用器输入和列输出。
模拟列多路复用器输入。
图5. CY8C27443 28引脚PSoC器件
A，I ， P0 [ 7 ]
A， IO ， P0 [ 5 ]
A， IO ， P0 [ 3 ]
A，I ， P0 [ 1 ]
P2[7]
P2[5]
A，I ，P [ 3 ]
A，I ，P [ 1 ]
SMP
I2CSCL,P1[7]
I2CSDA中，P1 [5]
P1[3]
I2CSCL ， XTALIN ， P1 [ 1 ]
VSS
I
I
动力
P2[3]
P2[1]
SMP
P1[7]
P1[5]
P1[3]
P1[1]
VSS
P1[0]
P1[2]
P1[4]
P1[6]
XRES
P2[0]
P2[2]
P2[4]
P2[6]
P0[0]
P0[2]
P0[4]
P0[6]
VDD
直接开关电容模块输入。
直接开关电容模块输入。
开关模式泵（ SMP）连接至外部
所需的组件。
I2C串行时钟（ SCL ） 。
I2C串行数据（ SDA ） 。
晶振输入（ XTALIN ） ， I2C串行时钟（ SCL ） ，
ISSP - SCLK * 。
接地连接。
晶体输出（ XTALOUT ） ， I2C串行数据（ SDA ） ，
ISSP - SDATA * 。
可选的外部时钟输入（ EXTCLK ） 。
有效的外部复位带内部上拉下来。
直接开关电容模块输入。
直接开关电容模块输入。
外部模拟地（ AGND ） 。
外部参考电压（ VREF） 。
模拟列多路复用器输入。
模拟列多路复用器输入和列输出。
模拟列多路复用器输入和列输出。
模拟列多路复用器输入。
电源电压。
1
2
3
4
5
6
7
8
9
10
11
12
13
14
PDIP
SSOP
SOIC
28
27
26
25
24
23
22
21
20
19
18
17
16
15
VDD
P0 [6] ， A，I
P0 [ 4 ]，A ， IO
P0 [ 2 ]，A ， IO
P0 [ 0] ， A，I
P2[6],ExternalVRef
P2[4],ExternalAGND
P2 [2] ， A，I
P2 [ 0] ， A，I
XRES
P1[6]
P1[4],EXTCLK
P1[2]
P1[0],XTALout,I2CSDA
图例：
A =模拟， I =输入和O =输出。
*这些是ISSP引脚，这是不高阻抗在POR （上电复位） 。见
的PSoC可编
BLE系统级芯片技术参考手册
了解详细信息。
文件编号： 38-12012牧师* M
53第9页
CYPRESS [ CYPRESS SEMICONDUCTOR ]
