CY7C68300B/CY7C68301B
CY7C68320/CY7C68321
5.2
引脚说明
该68300B / 01B和三百二十一分之六万八千三百二十〇引脚为56-间
引脚封装。有关CY7C68300A引线的信息，
请参阅即在发现CY7C68300A数据片
在CY4615B参考设计套件CD的“ EZ -USB AT2 ”文件夹中。
下表列出了引脚的56引脚SSOP ， 56-
引脚QFN和为AT2LP 100引脚TQFP封装选择。
请参考引脚图中第5.1节的差异
表5-1 。 AT2LP引脚说明
注： （斜体引脚名代表中CY7C68300A -兼容模式引脚功能）
56
SSOP
1
2
3
4
5
56
QFN
50
51
52
53
54
[3]
100
TQFP
96
97
98
99
100
[3]
引脚名称
DD13
DD14
DD15
GND
ATAPUEN
（ NC ）
引脚默认状态
在启动类型
引脚说明
[1]
I / O
高阻
ATA数据位13 。
I / O
[1]
I / O
[1]
GND
I / O
高阻
高阻
ATA数据位14 。
ATA数据位15 。
地面上。
ATA的上拉电压源总线供电应用
行动（见5.3.10 ） 。
复用功能：
输入时， EEPROM config-
uration字节有8位7设置为1 。输入值是
通过EP1IN （ 0字节，第2位）的报道。
V
CC
。连接到3.3V电源。
输入
输入
地面上。
ATA控制。
ATA控制。
地面上。
6
7
8
9
不适用
55
56
1
2
不适用
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
[3]
V
CC
GND
IORDY
DMARQ
GND
PWR
GND
I
[1]
I
[1]
10
11
12
13
不适用
3
4
5
6
不适用
AV
CC
XTALOUT
XTALIN
AGND
NC
PWR
XTAL
XTAL
GND
XTAL
XTAL
模拟V
CC
。连接到V
CC
通过最短路径
可能。
24 MHz的晶振输出
（参见5.3.3节） 。
24 MHz的晶振输入
（参见5.3.3节） 。
模拟地。
连接到地面尽可能短的
路径成为可能。
无连接。
14
15
16
17
18
19
不适用
不适用
7
8
9
10
11
12
不适用
不适用
V
CC
DPLUS
DMINUS
GND
V
CC
GND
SYSIRQ
GND
PWR
I / O
I / O
GND
PWR
GND
I
GND
高阻
高阻
V
CC
。连接到3.3V电源。
USB D +信号
（参见5.3.1节） 。
USB D-信号
（参见5.3.1节） 。
地面上。
V
CC
。连接到3.3V电源。
地面上。
输入
高电平有效。
USB中断请求（参见
5.3.4 ） 。绑到GND如果不使用的功能。
地面上。
20
13
[3]
PWR500#
[2]
（ PU
10K)
GND （保留）
I / O
低电平有效。
VBUS电源用于批指标
总线供电设计（见5.3.11 ） 。
备用功能
为68320 。
版权所有。
绑到GND 。
21
14
27
注意事项：
1.如果字节8位EEPROM的4被设置为' 0 '时， ATA接口引脚仅当VBUS_ATA_EN被置为有效。参见5.3.9节。
2. “＃”引脚名之后的迹象表明，这是低电平有效。
3.通用输入可以在ATAPUEN ， PWR500 ＃和DRVPWRVLD通过EEPROM 8字节使能，第7位上的CY7C68320 / CY7C68321 。
文件38-08033牧师* D
第36 7
CYPRESS [ CYPRESS SEMICONDUCTOR ]
