CY7C68013A/CY7C68014A
CY7C68015A/CY7C68016A
3.0
3.1
功能概述
USB信号传输速度
CLKOUT引脚，可三态和倒
使用内部的控制位，输出占空比为50％ 8051
时钟，在选择的8051时钟频率48 ，24，或12
兆赫。
3.2.2
个USART
FX2LP工作在两点USB定义的三种速率
规范2.0版，日期为2000年4月27日：
•全速，与12 Mbps的信号比特率
•高速， 480 Mbps的信号的比特率。
FX2LP不支持低速信令模式
1.5 Mbps的。
FX2LP包含两个标准的8051个USART ，通过解决
特殊功能寄存器（ SFR ）位。该USART接口
引脚可以使用单独的I / O引脚，并且不是多
路开关连接用端口引脚。
UART0和UART1可以使用在内部时钟运行
230波特不超过1％的波特率误差。 230 - 波特
操作由内部派生时钟源来实现这
产生溢出脉冲在适当的时候。该
内部时钟调整为8051时钟速率（ 48 ， 24 ， 12兆赫）
使得它总是呈现正确的频率为
230波特操作。
3.2.3
特殊功能寄存器
3.2
8051微处理器
8051微处理器嵌入到FX2LP系列有
256字节的寄存器RAM，扩展的中断系统，
三个定时/计数器和两个USART 。
3.2.1
8051时钟频率
FX2LP具有使用一个外部的片上振荡器电路
24兆赫（ ±100 ppm的）晶体具有以下特征：
•并联谐振
•基本模式
• 500 μW驱动电平
•12 pF的（ 5 ％容差）负载电容。
片上PLL倍频24 MHz振荡器来
480 MHz时，所要求的收发器/物理层，并且内部
柜台分下来用作8051时钟。默认
8051的时钟频率是12 MHz 。的时钟频率
8051可由8051通过CPUCS改变
登记，动态。
C1
12 pF的
24兆赫
C2
12 pF的
某些8051 SFR地址以便能快速
进入关键的FX2LP功能。这些添加的SFR
所示
黑体字表示非标，
增强型8051寄存器。以“ 0 ”结尾的两个SFR行
和“8”包含位寻址寄存器。这四个I / O端口
A-D使用了标准的8051使用的SFR地址
端口0-3 ，其未在FX2LP实现。由于
更快，更高效的SFR寻址， FX2LP I / O
端口不会在外部RAM空间寻址（使用
MOVX指令） 。
3.3
I
2
C总线
FX2LP支持我
2
C总线作为主只在100- / 400千赫。
SCL和SDA引脚具有开漏输出和滞后
输入。这些信号必须被拉高至3.3V，即使没有我
2
C
设备连接。
3.4
20 × PLL
巴士
所有封装： 8位或16位的“先进先出”的双向数据总线，多
路开关连接的I / O端口B和D. 128引脚封装：将16位
只输出8051的地址总线， 8位双向数据总线。
12 pF的电容值，假设一丝电容
每边3 pF的上一个4层FR4的PCA
图3-1 。晶体结构
注意：
1. 115波特的操作也可以通过，程序8051 SMOD0或SMOD1位为“1 ”为UART0和/或UART1分别。
文件编号： 38-08032牧师* K
第60页3
CYPRESS [ CYPRESS SEMICONDUCTOR ]
