CY7C68013A ， CY7C68014A
CY7C68015A ， CY7C68016A
表10. FX2LP引脚说明
（续）
128 100
56
56
56
TQFP TQFP SSOP QFN VFBGA
70
55
37
30
7G
名字
CTL1或
FLAGB
TYPE
O / Z
默认
H
描述
复用引脚，其功能由
以下位：
IFCONFIG[1..0].
CTL1
是GPIF控制输出。
FLAGB
是可编程的Slave FIFO输出状态
标志信号。
默认为全为FIFO的选择
FIFOADR [1 ：0]引脚。
复用引脚，其功能由
以下位：
IFCONFIG[1..0].
CTL2
是GPIF控制输出。
FLAGC
是可编程的Slave FIFO输出状态
标志信号。
默认为空由所选的FIFO
FIFOADR [1 ：0]引脚。
CTL3
是GPIF控制输出。
CTL4
是GPIF控制输出。
CTL5
是GPIF控制输出。
71
56
38
31
8H
CTL2或
FLAGC
O / Z
H
66
67
98
32
51
52
76
26
–
–
–
20
–
–
–
13
–
–
–
2G
CTL3
CTL4
CTL5
在IFCLK
CY7C68013A
和
CY7C68014A
O / Z
产量
产量
I / O / Z
H
H
H
Z
接口时钟，用于同步时钟数据
进入或离开从属FIFO中。 IFCLK兼作
对于所有从FIFO控制信号的定时基准和
GPIF 。当内部时钟被使用（ IFCONFIG.7 = 1）
该IFCLK引脚可以被配置为输出30/48兆赫
由位IFCONFIG.5和IFCONFIG.6 。 IFCLK可能
反转时，无论是内部或外部来源，由
设置位IFCONFIG.4 = 1 。
------------------ ----------- ---------- -----------------------------------------------------------------------
PE0
是双向I / O端口引脚。
PE0上
I / O / Z
I
CY7C68015A
和
CY7C68016A
INT4
INT5#
T2
输入
输入
输入
不适用
不适用
不适用
INT4
是8051 INT4中断请求输入信号。该
INT4引脚为边沿触发，高电平有效。
INT5#
是8051 INT5中断请求输入信号。
该INT5引脚为边沿触发，低电平有效。
T2
为高电平有效T2输入信号8051定时器，
它提供了输入到定时器时的C / T2 = 1 。
当C / T2 = 0 ，定时器2不使用该引脚。
T1
为高电平有效T1信号8051定时器，其中
提供输入到定时器，当C / T1为1。当C / T1
为0时，定时器不使用该位。
T0
为高电平有效T0信号8051定时器0 ，这
提供输入到定时器0 ，当C / T0为1。当C / T0
为0时，定时器0不使用该位。
RXD1is
的高电平有效输入信号8051 UART1 ，
它提供的数据，在所有模式下为UART 。
TXD1is
从8051的高电平输出引脚UART1 ，
它提供了在同步模式下的输出时钟，以及
在异步模式下的输出数据。
RXD0
为高电平有效RXD0输入8051 UART0 ，
它提供的数据，在所有模式下为UART 。
28
106
31
22
84
25
–
–
–
–
–
–
–
–
–
30
24
–
–
–
T1
输入
不适用
29
23
–
–
–
T0
输入
不适用
53
52
43
42
–
–
–
–
–
–
RXD1
TXD1
输入
产量
不适用
H
51
41
–
–
–
RXD0
输入
不适用
文件编号： 38-08032牧师* V
第28页66
CYPRESS [ CYPRESS SEMICONDUCTOR ]
