CY7C68013
3.12.6默认高速交替设置
表3-6 。默认高速交替设置
[1, 2]
替代设置
ep0
ep1out
ep1in
ep2
ep4
ep6
ep8
0
0
0
0
0
0
0
64
64
512散
[3]
512散
[3]
512大容量输出（ 2 × ）
512大容量输出（ 2 × ）
512堆积在（2 × ）
512堆积在（2 × ）
1
64
64 INT
64 INT
512 INT输出（ 2 × ）
512大容量输出（ 2 × ）
512 INT （2 × ）
512堆积在（2 × ）
2
64
64 INT
64 INT
512异出（ 2 × ）
512大容量输出（ 2 × ）
ISO 512 （2 × ）
512堆积在（2 × ）
3
注意：
3.即使这些缓冲区为64字节，它们被报告为512的USB 2.0标准。用户必须大于64个字节从不转发数据包到EP1 。
3.13
3.13.1
外部FIFO接口
架构
FX2的从属FIFO架构在端点RAM 8个512字节的块，直接作为FIFO存储器，并
由FIFO控制信号（如IFCLK ， SLCS ＃ ， SLRD ， SLWR ， SLOE ， PKTEND和标志）进行控制。
在操作中，一些八RAM块的填充或清空的女士，而其他被连接到I / O传输逻辑。
传输逻辑采取了内部产生的控制信号两种形式， GPIF或从FIFO接口的外部
控制传输。
3.13.2
主/从控制信号
在FX2端点FIFO都实现为8身体完全不同的256x16 RAM块。 8051 / SIE可以切换任何的
两个域的USB （ SIE）域和8051 I / O单元结构域之间的RAM块。这种切换是做虚拟例化
taneously ， “ USB FIFOS ”之间，给予基本零转换时间“从FIFO中。 ”由于他们在物理上是相同的
记忆，字节缓冲区之间实际传输。
在任何给定的时间，一些RAM块填充/ SIE控制下的USB数据清空，而其他的RAM块可
至8051和/或I / O控制单元。该内存块作为单端口的USB域和双端口在8051 I / O
域。该模块可配置为单人，双人，三人或四缓冲如前所示。
在I / O控制单元实现内部主机（M硕士）或外部主机（S为从）接口。
在主控（M ）模式下， GPIF在内部控制FIFOADR [1..0 ]选择一个FIFO 。在RDY引脚（两个在56引脚封装，六
在100引脚和128引脚封装）如果需要的话，可作为标志输入来自外部的FIFO或其他逻辑。在GPIF可以
从内部派生的时钟或外部时钟（ IFCLK ）运行，在此传输数据高达96的速度
兆字节/秒（ 48兆赫） 。
在从（ S）模式下， FX2接受内部派生的时钟或外部时钟（ IFCLK ，最大频率48
兆赫）和SLCS ＃ ， SLRD ， SLWR ， SLOE ，从外部逻辑PKTEND信号。每个端点都可以单独选择字节
内部配置位或字操作，和一个从FIFO输出使能信号SLOE使所选择的数据
宽度。外部逻辑必须保证该输出使写入数据时，从FIFO信号无效。从接口
也可以异步地进行操作，这时SLRD和SLWR信号直接作为选通脉冲，而不是一个时钟限定符的
同步模式。信号SLRD ， SLWR ， SLOE和PKTEND由信号SLCS ＃选通。
3.13.3
GPIF和FIFO时钟速率
8051寄存器位选择两种频率为内部提供接口时钟1 ： 30 MHz和48 MHz的。另外，
5MHz的外部提供的时钟 - 48兆赫为IFCLK引脚可以用作接口时钟。 IFCLK可配置
充当输出时钟时， GPIF和FIFO内部时钟。输出使能在ifconfig寄存器位
接通该时钟输出关闭，如果需要的话。使用ifconfig寄存器中的另一个位将反转IFCLK信号，无论是内部还是
从外部采购。
3.14
GPIF
在GPIF是一个灵活8位或16位并行接口，由用户可编程的有限状态机驱动。它允许CY7C68013
执行本地总线主控，并且可以实现多种协议，如ATA接口，打印机并口，和
乌托邦。
文件编号： 38-08012牧师* C
第16页52
CYPRESS [ CYPRESS SEMICONDUCTOR ]
