为
为
的enCoRe ™
USB CY7C63722 / 23
CY7C63743
位[7： 0]： P1 [ 7：0]
1 =端口引脚为逻辑高电平
0 =端口引脚为逻辑低电平
位＃
位名称
读/写
RESET
W
0
W
0
W
0
7
6
5
4
W
0
3
W
0
2
W
0
1
W
0
0
W
0
P0 [ 7：0] 0:16
图12-4 。 GPIO端口0模式0寄存器（地址0x0A的）
位[7： 0]： P0 [ 7 ：0]的模式0
1 = P0口模式0为逻辑高电平
0 = P0口模式0为逻辑低电平
位＃
位名称
读/写
RESET
W
0
W
0
W
0
7
6
5
4
W
0
3
W
0
2
W
0
1
W
0
0
W
0
P0 [ 7：0]模式1
图12-5 。 GPIO端口0模式1寄存器（地址0x0B中）
位[7： 0]： P0 [ 7：0]模式1
1 =端口引脚模式1为逻辑高电平
0 =端口引脚模式1为逻辑低电平
位＃
位名称
读/写
RESET
W
0
W
0
W
0
7
6
5
4
W
0
3
W
0
2
W
0
1
W
0
0
W
0
P1 [ 7 ： 0 ] 0:16
图12-6 。 GPIO端口1 0:16寄存器（地址0x0C的）
位[7： 0]： P1 [ 7 ：0]的模式0
1 =端口引脚模式0为逻辑高电平
0 =端口引脚模式0为逻辑低电平
位＃
位名称
读/写
RESET
W
0
W
0
W
0
7
6
5
4
W
0
3
W
0
2
W
0
1
W
0
0
W
0
P1 [ 7：0]模式1
图12-7 。 GPIO端口1模式1寄存器（地址0X0D ）
位[7： 0]： P1 [ 7：0]模式1
1 =端口引脚模式1为逻辑高电平
0 =端口引脚模式1为逻辑低电平
每个引脚可独立配置为高阻抗输入，带内部上拉电阻输入，开漏输出或传统
tional CMOS输出，可选择的驱动强度。
每个GPIO引脚的驱动状态由写入引脚的数据寄存器的值，并通过其关联0:16和决定
模式1位。
列出了基于这些位的配置状态。 GPIO端口默认情况下，复位所有的数据和模式
寄存器清零，使引脚均处于高阻抗状态。可用的GPIO输出驱动强度分别是：
文件编号： 38-08022牧师**
第20页58
CYPRESS [ CYPRESS SEMICONDUCTOR ]
