欢迎访问ic37.com |
会员登录 免费注册
发布采购

CY7C453-30JC 参数 Datasheet PDF下载

CY7C453-30JC图片预览
型号: CY7C453-30JC
PDF下载: 下载PDF文件 查看货源
内容描述: 512x9 2Kx9和4Kx9级联的时钟控制FIFO的可编程带 [512x9 2Kx9 and 4Kx9 Cascadable Clocked FIFOs with Programmable]
分类和应用: 先进先出芯片时钟
文件页数/大小: 24 页 / 354 K
品牌: CYPRESS [ CYPRESS SEMICONDUCTOR ]
 浏览型号CY7C453-30JC的Datasheet PDF文件第2页浏览型号CY7C453-30JC的Datasheet PDF文件第3页浏览型号CY7C453-30JC的Datasheet PDF文件第4页浏览型号CY7C453-30JC的Datasheet PDF文件第5页浏览型号CY7C453-30JC的Datasheet PDF文件第6页浏览型号CY7C453-30JC的Datasheet PDF文件第7页浏览型号CY7C453-30JC的Datasheet PDF文件第8页浏览型号CY7C453-30JC的Datasheet PDF文件第9页  
54
CY7C451
CY7C453
CY7C454
512x9 , 2Kx9 ,并4Kx9级联
主频的FIFO ,具有可编程
特点
•高速,低功耗,先入先出( FIFO )
回忆
• 512× 9 ( CY7C451 )
• 2048 ×9 ( CY7C453 )
• 4096 ×9 ( CY7C454 )
• 0.65微米CMOS工艺,以获得最佳速度/功耗
•高速83 - MHz工作频率( 12 ns的读/写周期
时间)
•低功耗 - 我
CC
= 70毫安
•完全异步和同步读写
手术
•空,满,半满和可编程几乎空
和几乎满状态标志
• TTL兼容
•重传功能
•奇偶发生器/检查
•输出使能( OE )引脚
•独立的读写使能引脚
•中心电源和接地引脚,可降低噪音
•支持自由运行的50%占空比的时钟输入
•宽度扩展能力
•深度扩展能力
•提供PLCC封装
写接口。两个FIFO 9位宽。该
CY7C451由9位的存储器阵列具有512个字的,则
CY7C453具有一个2048字由9位的存储器阵列中,并在
CY7C454具有一个4096字由9位的存储器阵列。设备
可以级联,以增加FIFO深度。可编程为特色的
Tures的包括几乎满/空标志和生成/检查
平价。这些FIFO提供了各种各样的数据的解
缓冲的需求,包括高速数据采集, multiproces-
SOR接口和通信缓冲。
两个FIFO具有9比特的输入和输出端口是CON-
由独立的时钟受控和使能信号。输入端口是
通过一个自由运行的时钟( CKW )和写使能控制
销( ENW ) 。当ENW被声明时,数据被写入到FIFO的
该CKW信号的上升沿。虽然ENW保持有效,数据
不断地写入到每个CKW循环的FIFO中。输出端口
通过一个自由运行控制以类似的方式读出时钟( CKR )
和读使能引脚(ENR) 。读( CKR )和write ( CKW )
时钟可以被捆绑在一起的单时钟操作或两个
时钟可以独立进行异步读运行/写应用程序
阳离子。时钟频率高达83.3 MHz的是可以实现的标
dalone配置,以及高达83.3 MHz的是可以实现的,当FIFO中
级联的深度扩展。
深度扩展可以使用级联输入(Ⅺ)和
级联输出(XO) 。的XO信号被连接到下一个的第十一
设备,并且最后一个装置的XO应连接到XI
所述第一设备的。在独立模式中,输入(Ⅺ)引脚被简单地绑
到V
SS
.
在独立和宽度扩展配置中,低
对重传( RT )输入,使FIFO的重传
的数据。读使能( ENR )和写使能( ENW )必须
都为高电平时的重传期间,然后ENR用于
访问数据。
功能说明
该CY7C451 , CY7C453和CY7C454是高速,
低功耗,先入先出( FIFO )存储器与主频阅读
逻辑框图
D
0 – 8
销刀豆网络gurations
输入
注册
CKW
ENW
FLAG /奇偶校验
节目
注册
PLCC / LCC
顶视图
D
0
D
1
D
2
D
3
D
4
D
5
D
6
奇偶
控制
逻辑
内存
ARRAY
512x 9
2048x 9
4096x9
HF
E / F
PAFE / XO
指针
MR
FL / RT
指针
XI
ENW
CKW
V
CC
V
SS
HF
E / F
PAFE / XO
Q
0
5
6
7
7C451
8
7C453
9
7C454
10
11
12
13
14 15 16 17 1819
4 3 2 1 32 31 30
29
28
27
26
25
24
23
22
21
20
D
7
D
8
FL / RT
MR
V
SS
CKR
ENR
OE
Q
8
/ PG / PE
Q
1
Q
2
Q
3
Q
4
Q
5
Q
6
Q
7
RESET
逻辑
TRI -STATE
输出寄存器
OE
重发
逻辑
Q
0–7,
Q
8
/ PG / PE
CKR
ENR C451-1
C451-2
XI
扩张
逻辑
控制
赛普拉斯半导体公司
文件编号: 38-06033修订版**
3901北一街
圣荷西
CA 95134 • 408-943-2600
修订后的2002年12月27日