CY7C1061AV33
16兆位（ 1M ×16 ）静态RAM
特点
•高速
— t
AA
= 10纳秒
•低有功功率
- 990万千瓦（最大）
•工作3.3 ± 0.3V的电压
• 2.0V数据保留
取消时•自动断电
• TTL兼容的输入和输出
•易于扩展内存与CE
1
和CE
2
特点
•提供无铅和无无铅54引脚TSOP II
包和非无铅60球精细间距球栅阵列
（ FBGA ）封装
功能说明
该CY7C1061AV33是一种高性能的CMOS静态RAM
16位组织为1,048,576字。
写入装置，使芯片（ CE
1
LOW和CE
2
HIGH ），而强迫写使能（ WE）输入低电平。如果字节
低使能（ BLE ）为低电平，然后从IO引脚上的数据（ IO
0
通过
IO
7
） ，被写入的地址引脚指定的位置
(A
0
至A
19
） 。如果高字节使能（ BHE ）为低电平，则数据
从IO引脚（ IO
8
通过IO
15
）被写入的位置
在地址引脚指定的（A
0
至A
19
).
从设备读取，以便采取CE芯片
1
低
和CE
2
高而迫使输出使能（ OE ）和LOW
写使能（ WE） HIGH 。如果低字节使能（ BLE ）是
低电平，然后从存储器位置被指定的数据
地址引脚将出现在IO
0
到IO
7
。如果高字节使能
（ BHE）为低电平，然后从存储器中的数据将出现在IO
8
to
IO
15
。看
的完整描述
读写模式。
在输入/输出引脚（ IO
0
通过IO
15
）被放置在一个
高阻抗设备时，取消选择状态（ CE
1
HIGH / CE
2
LOW ）时，输出被禁用（ OE HIGH ）时，
BHE和BLE被禁用（ BHE ， BLE HIGH） ，或写
操作过程中（ CE
1
低，CE
2
高，和WE为低电平） 。
逻辑框图
输入缓冲器
A
0
A
1
A
2
A
3
A
4
A
5
A
6
A
7
A
8
A
9
行解码器
检测放大器
1M ×16
ARRAY
IO
0
= 10
7
IO
8
= 10
15
COLUMN
解码器
A
10
A
11
A
12
A
13
A
14
A
15
A
16
A
17
A
18
A
19
BHE
WE
OE
BLE
CE
2
CE
1
赛普拉斯半导体公司
文件编号： 38-05256牧师* G
•
198冠军苑
•
圣荷西
,
CA 95134-1709
•
408-943-2600
修订后的2007年3月26日
CYPRESS [ CYPRESS SEMICONDUCTOR ]
