CY7C1019DV33
1兆位（ 128K ×8）静态RAM
特点
•引脚和功能兼容CY7C1019CV33
•高速
— t
AA
= 10纳秒
•低有功功率
— I
CC
= 60毫安， 10纳秒
• CMOS低待机功耗
•
•
•
•
•
•
— I
SB2
= 3毫安
2.0V数据保留
取消时自动断电
CMOS的最佳速度/功耗
中心电源/接地引出线
易内存扩展CE和OE选项
可提供无铅32引脚400密耳宽模压SOJ ，
32引脚TSOP II和48球VFBGA封装
功能说明
[1]
该CY7C1019DV33是一个高性能的CMOS静态
内存由8位， 131,072字。容易记忆
膨胀是由一个低有效芯片提供使能（ CE）的
低电平有效输出使能（ OE ）和三态驱动器。这
设备具有自动断电功能，显著
取消选择时，可降低功耗。
写设备通过采取芯片使能实现
（ CE）和写使能（ WE）输入低电平。在八个数据I / O
引脚（ I / O
0
通过I / O
7
）将被写入的位置
在地址引脚指定的（A
0
至A
16
).
从设备读通过取芯片完成
使能（ CE）和输出使能（ OE ）为低，同时迫使写
使能（ WE） HIGH 。根据这些条件下，内容
由地址引脚指定的存储位置将出现
在I / O引脚。
八个输入/输出引脚（ I / O
0
通过I / O
7
）被放置在一个
高阻抗设备时，取消选择状态（ CE
HIGH ）时，输出被禁用（ OE为高电平） ，或写在
操作（ CE低， WE LOW ） 。
该CY7C1019DV33提供无铅32引脚400密耳
全模压SOJ ，32引脚TSOP II和48球VFBGA
包。
逻辑框图
INPUTBUFFER
A
0
A
1
A
2
A
3
A
4
A
5
A
6
A
7
A
8
CE
WE
OE
A
9
A
10
A
11
A
12
A
13
A
14
A
15
A
16
行解码器
I / O
0
I / O
1
检测放大器
I / O
2
I / O
3
I / O
4
I / O
5
128K × 8
ARRAY
COLUMN
解码器
动力
下
I / O
6
I / O
7
记
1.对于SRAM的系统设计指南，请参阅“系统设计指南”赛普拉斯应用笔记，在互联网上提供的www.cypress.com
赛普拉斯半导体公司
文件编号： 38-05481牧师* D
•
198冠军苑
•
圣荷西
,
CA 95134-1709
•
408-943-2600
修订后的2006年11月8日
CYPRESS [ CYPRESS SEMICONDUCTOR ]
