欢迎访问ic37.com |
会员登录 免费注册
发布采购

CY7B992-5JC 参数 Datasheet PDF下载

CY7B992-5JC图片预览
型号: CY7B992-5JC
PDF下载: 下载PDF文件 查看货源
内容描述: 可编程偏移时钟缓冲器 [Programmable Skew Clock Buffer]
分类和应用: 时钟驱动器逻辑集成电路
文件页数/大小: 15 页 / 290 K
品牌: CYPRESS [ CYPRESS SEMICONDUCTOR ]
 浏览型号CY7B992-5JC的Datasheet PDF文件第7页浏览型号CY7B992-5JC的Datasheet PDF文件第8页浏览型号CY7B992-5JC的Datasheet PDF文件第9页浏览型号CY7B992-5JC的Datasheet PDF文件第10页浏览型号CY7B992-5JC的Datasheet PDF文件第12页浏览型号CY7B992-5JC的Datasheet PDF文件第13页浏览型号CY7B992-5JC的Datasheet PDF文件第14页浏览型号CY7B992-5JC的Datasheet PDF文件第15页  
CY7B991
CY7B992
3F0 = MID和3F1 =高。 (由于FB对齐-4吨
U
和3Qx
歪向6吨
U
共有10吨
U
歪斜的实现。 )许多其他CON-
音型可以通过倾斜既用作输出来实现
FB的输入和歪斜的其它输出。
REF
形成这些输出。注意, 20-和40 -MHz的时钟落入
同时且在相位上的上升沿。这
将允许设计者使用的上升沿
1
2
频率和
1
4
无需关心利培频率输出
荷兰国际集团边倾斜。在2Q0 , 2Q1 , 1Q0和1Q1输出的运行
80 MHz和被编程的选择输入端倾斜
因此。需要注意的是FS管脚连接80 MHz工作频率
因为这是最快的输出的频率。
REF
FB
REF
FS
4F0
4F1
3F0
3F1
2F0
2F1
1F0
1F1
TEST
7B991–11
4Q0
4Q1
3Q0
3Q1
2Q0
2Q1
1Q0
1Q1
20兆赫
FB
REF
FS
4F0
4F1
3F0
3F1
2F0
2F1
1F0
1F1
TEST
4Q0
4Q1
3Q0
3Q1
2Q0
2Q1
1Q0
1Q1
10兆赫
5兆赫
20兆赫
图4.反向输出连接
图4
示出了PSCB的反相功能的一个例子。
在本实施例中用作FB输入的4Q0输出是亲
编程为反转( 4F0 = 4F1 =高),而其他三个
对输出进行编程的零偏移。当4F0和
4F1绑高, 4Q0和4Q1成为倒相为零
输出。锁相环对齐FB输入的上升沿
上涨REF的边缘。这将导致1Q ,2Q , 3Q和输出
把成为“反向”输出相到REF
输入。通过选择哪个输出是连接到FB的,有可能
有2个反相和6个非反相输出或6反向,并
2非反相输出。正确的配置会被去
由于需要更多(或更少)的反相输出termined 。一季度,
2Q , 3Q和输出,也可以倾斜,以弥补
变化的痕迹,四季度延迟的独立反转。
REF
7B991–13
图6.分频器连接
图6
演示了一个时钟分频器的应用程序的PSCB 。
2Q0被反馈到FB输入和编程用于零偏移。
3Qx被编程除以4 。 4Qx被编程以
除以二。注意, 4Qx和3Qx的下降沿
输出对齐。这允许使用的上升沿
1
2
频率
1
4
频率不关心歪斜
不匹配。该1QX输出编程为0,偏移和
排列与2Qx输出。在本例中,将FS输入
接地配置设备在15〜 30 MHz范围内
以来的最高输出频率为20 MHz的运行。
图7
显示了一些可选择的功能
在3Qx和4Qx输出。这些措施包括倒置输出和
输出,提供分频2和除以-4定时。一个invert-
ED输出允许系统设计者钟不同子
对相对边缘系统,在不脱离脉冲患
不对称典型的非理想负载。此功能允许
两个子系统的每个提供时钟180度的
阶段,但仍有待歪斜规范内对齐。
分割的输出提供了一个零延迟除法器,用于部分
需要的时钟系统由两个或分
4 ,并且仍保持内的“ 1X ”时钟的窄歪斜。
如果没有这个功能,外部分压器将需要添加 -
版,以及除法器的传播延迟将添加到
在不同的时钟信号之间的偏移。
这些分输出,再加上锁相环相位,
让PSCB到了REF输入乘以时钟速率
两个或四个。这种模式将使设计师以显示
贡的各个部分之间的低频时钟
系统,然后在本地乘以时钟速率为更suit-
能频率,同时仍保持低扭曲character-
的时钟驱动器istics 。该PSCB可以执行所有的功能的
系统蒸发散上述的同时。它可以由两个乘
和四个或由两种(或4 )除法的同时,这是
在很宽的范围内改变其产出或维持零偏移
选择输出之间。
第11页共15
20兆赫
FB
REF
FS
4F0
4F1
3F0
3F1
2F0
2F1
1F0
1F1
TEST
40 MHZ
4Q0
4Q1
3Q0
3Q1
2Q0
2Q1
1Q0
1Q1
20兆赫
80兆赫
7B991–12
图5.倍频器与斜连接
图5
示配置为时钟乘法器的PSCB 。
该3Q0输出被编程除以4 ,被送入
回FB 。这将导致PLL来提高其频率,直到
在3Q0和3Q1输出锁定在20 MHz的同时1QX
并在80兆赫运行2Qx输出。在4Q0和4Q1输出
编程除以2 ,这将导致一个40MHz的波形
文件编号: 38-07138牧师**