欢迎访问ic37.com |
会员登录 免费注册
发布采购

CY62146VLL-70ZI 参数 Datasheet PDF下载

CY62146VLL-70ZI图片预览
型号: CY62146VLL-70ZI
PDF下载: 下载PDF文件 查看货源
内容描述: 4M ( 256K ×16 )静态RAM [4M (256K x 16) Static RAM]
分类和应用:
文件页数/大小: 10 页 / 229 K
品牌: CYPRESS [ CYPRESS SEMICONDUCTOR ]
 浏览型号CY62146VLL-70ZI的Datasheet PDF文件第2页浏览型号CY62146VLL-70ZI的Datasheet PDF文件第3页浏览型号CY62146VLL-70ZI的Datasheet PDF文件第4页浏览型号CY62146VLL-70ZI的Datasheet PDF文件第5页浏览型号CY62146VLL-70ZI的Datasheet PDF文件第6页浏览型号CY62146VLL-70ZI的Datasheet PDF文件第7页浏览型号CY62146VLL-70ZI的Datasheet PDF文件第8页浏览型号CY62146VLL-70ZI的Datasheet PDF文件第9页  
CY62146V的MoBL
®
4M ( 256K ×16 )静态RAM
特点
宽电压范围: 2.7V - 3.6V
超低工作,待机功耗
易内存扩展CE和OE特点
TTL兼容的输入和输出
取消时自动断电
CMOS的最佳速度/功耗
在一个标准44引脚TSOP II型封装提供
(正向引脚排列)封装
取消选择( CE HIGH ) 。的输入/输出管脚( I / O的
0
通过
I / O
15
)被置于高阻抗状态时:取消
( CE HIGH ) ,输出被禁止( OE高) , BHE和BLE
禁用( BHE , BLE HIGH) ,或写操作( CE过程
低电平和WE为低电平) 。
写设备通过采取芯片使能实现
( CE)和写使能( WE)输入低电平。如果低字节使能
( BLE )为低电平,然后从I / O引脚(数据I / O
0
通过I / O
7
) ,是
写入的地址引脚指定的位置(A
0
至A
16
) 。如果高字节使能( BHE )为低电平,则数据
从I / O引脚( I / O
8
通过I / O
15
)被写入的位置
在地址引脚指定的(A
0
至A
17
).
从设备读通过取芯片完成
使能( CE)和输出使能( OE )为低,同时迫使
写使能( WE) HIGH 。如果低字节使能( BLE )低,
然后从存储的位置数据由地址指定
引脚将出现在I / O
0
到I / O
7
。如果高字节使能( BHE )是
低,再从内存中的数据将出现在I / O
8
到I / O
15
。看
本数据手册的后面一个完整的真值表
读写模式的描述。
功能说明
该CY62146V是一个高性能的CMOS静态RAM
16位组织为256K字。这些器件具有
先进的电路设计,提供超低的工作电流。
这是理想的提供更多的电池寿命
®
(的MoBL
®
)在
便携式应用,如蜂窝电话。该装置
还具有自动关机功能,可显著
功耗降低99%时的地址是不
切换。该设备还可以置于待机模式时
逻辑框图
数据驱动因素
A
10
A
9
A
8
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
0
行解码器
256K × 16
RAM阵列
2048 × 2048
检测放大器
I / O
0
- I / O
7
I / O
8
- I / O
15
列解码器
BHE
WE
CE
OE
BLE
注意:
1.为了达到最佳实践建议,请参考上http://www.cypress.com赛普拉斯应用笔记“系统设计指南” 。
赛普拉斯半导体公司
文件编号: 38-05159修订版**
3901北一街
A
14
A
15
A
16
A
17
A
11
A
12
A
13
圣荷西
CA 95134 • 408-943-2600
修订后的2002年8月27日