CY28346-2
引脚说明
针
2
3
XIN
XOUT
名字
PWR
VDD
VDD
VDD
VDDP
VDD
I / O
I
O
O
O
O
描述
振荡器缓冲器输入。
连接到晶体或外部时钟。
振荡器缓冲输出。
连接到晶体。不要连接时
外部时钟的XIN应用。
鉴别寄主输出时钟对。
SEE
表1
对于频率和
功能。
PCI时钟输出。
是同步的66IN或3V66时钟。看
表1中。
33 - MHz的PCI时钟，这是
÷2
66IN的副本或3V66时钟，可
自由运行（当PCI_STP ＃为低电平时不停止）或
根据SMBus的编程可以是停止可能
寄存器字节3 ，位（ 3 ： 5 ） 。
该设备的XIN时钟的缓冲输出的副本。
当前参考编程输入CPU的缓存。
一个电阻
连接该引脚和VSSIREF之间。
排位输入锁存S（ 0 ：2）和MULT0 。
当该输入是在
一个逻辑低时，S （0 ：2）和MULT0被锁存。
固定的48 MHz的USB时钟输出。
固定的48 - MHz的点时钟输出。
3.3V 66 - MHz的固定频率时钟。
3.3V时钟可选，带有SMBus字节0 ，第5位，字节5时，第5位。
当字节0位5为逻辑1，则该引脚是一个48M的输出时钟。当
字节0 ，第5位为逻辑0 ，那么这是一个66M的输出时钟（默认） 。
该引脚为掉电模式引脚。
逻辑低电平使
设备进入低功耗状态。除非所有的内部逻辑被关闭
为SMBus的逻辑。所有的输出缓冲器被停止。
编程输入选择的CPU时钟倍频电流。
频率选择输入。
SEE
表1
串行数据输入。
符合一个奴隶的SMBus规范
接收/发送装置。接收数据时，它是一个输入。它是一个开放
确认或发送数据时漏极开路输出。
串行时钟输入。
符合SMBus规范。
频率选择输入。
SEE
表1中。
这是一个三电平输入的情况
驱动为高电平，低电平或驱动至一个中间电平。
PCI时钟禁止输入。
当置为低电平， PCI （ 0 ： 6 ）时钟
处于低状态同步地禁用。该引脚不影响PCIF
（0： 2 ）时钟“的输出，如果它们被编程为经由所述PCIF时钟
器件的SMBus接口。
CPU时钟禁止输入。
当置为低电平， CPUT （ 0 ： 2 ）时钟
禁用同步在高状态， CPUC （ 0 ： 2 ）时钟
处于低状态同步地禁用。
对于66CLK输入连接（ 0 ： 2 ）输出时钟缓冲器，如果S2 = 1 ，
or
输出时钟为固定的66 MHz时钟，如果S2 = 0。见
表1中。
3.3V时钟输出。
这些时钟缓冲的66IN时钟副本
或固定在66兆赫。看
表1中。
52 ， 51 ， 49 ， 48 ， CPUT （ 0 ： 2 ） ，
45, 44
CPUC （0 ：2）的
10，11， 12，13， PCI （ 0:6 ）
16, 17, 18
5, 6, 7
PCIF （0 ：2）的
56
42
28
39
38
33
35
REF
IREF
VTT_PWRGD ＃
48M_USB
48M_DOT
3V66_0
3V66_1/VCH
VDD
VDD
VDD
VDD48
VDD48
VDD
VDD
O
I
I
O
O
O
O
25
PD ＃
VDD
I
PU
I
PU
I
I
43
55, 54
29
MULT0
S(0,1)
SDATA
VDD
I
I
30
40
34
SCLK
S2
PCI_STP ＃
I
VDD
VDD
I
I
T
I
PU
53
CPU_STP ＃
VDD
I
PU
I / O
O
24
21, 22, 23
66IN/3V66_5
66B(0:2)/
3V66(2:4)
VDD
VDD
–
–
1 ， 8 ， 14 ， 19 ， 32 ， VDD
37, 46, 50
4 ， 9 ， 15 ， 20 ， 27 ， VSS
31, 36, 47
PWR
3.3V电源。
PWR
共同点。
文件编号： 38-07509修订版**
第20页2
CYPRESS [ CYPRESS SEMICONDUCTOR ]
