欢迎访问ic37.com |
会员登录 免费注册
发布采购

CY2309SC-1H 参数 Datasheet PDF下载

CY2309SC-1H图片预览
型号: CY2309SC-1H
PDF下载: 下载PDF文件 查看货源
内容描述: 低成本3.3V零延迟缓冲器 [LOW-COST 3.3V ZERO DELAY BUFFER]
分类和应用:
文件页数/大小: 13 页 / 203 K
品牌: CYPRESS [ CYPRESS SEMICONDUCTOR ]
 浏览型号CY2309SC-1H的Datasheet PDF文件第2页浏览型号CY2309SC-1H的Datasheet PDF文件第3页浏览型号CY2309SC-1H的Datasheet PDF文件第4页浏览型号CY2309SC-1H的Datasheet PDF文件第5页浏览型号CY2309SC-1H的Datasheet PDF文件第6页浏览型号CY2309SC-1H的Datasheet PDF文件第7页浏览型号CY2309SC-1H的Datasheet PDF文件第8页浏览型号CY2309SC-1H的Datasheet PDF文件第9页  
CY2305
CY2309
低成本3.3V零延迟缓冲器
特点
•10 MHz至100- / 133 - MHz的工作范围,兼容
与CPU和PCI总线频率
•零输入输出传输延迟
•多低偏移输出
- 输出 - 输出偏斜小于250 ps的
- 设备 - 设备偏斜小于700 ps的
- 一个输入驱动五个输出( CY2305 )
- 一个输入驱动器9输出,归纳为4 + 4 + 1
(CY2309)
•小于200 ps的循环周期抖动,兼容
奔腾
基于系统
•测试模式绕过锁相环( PLL ) ( CY2309
只有[见“选择输入解码”第2页] )
•提供节省空间的16引脚150密耳SOIC或
4.4毫米TSSOP封装( CY2309 ) ,以及8引脚, 150万
SOIC封装( CY2305 )
• 3.3V工作电压
•工业应用温度
高达100- / 133 - MHz的频率,并具有传动比更高
-1装置。所有部件都有片上锁相环它锁定到一个
REF引脚输入时钟。 PLL反馈是芯片和
从CLKOUT垫被获得。
该CY2309具有四个输出两个各银行,它可以
如图所示,在“选择输入的选择输入被控制
解码“第2页上的表。如果所有的输出时钟是不需要的,
BankB可三态的。选择输入还允许
输入时钟被直接施加到所述输出端对芯片和
系统测试目的。
该CY2305和CY2309的PLL进入掉电模式
当有对REF输入没有上升沿。在这种状态下,
的输出三态并且PLL被关断,从而导致
在小于12.0
µA
电流消耗为商业temper-的
ATURE设备和25.0
µA
对于工业级温度的部件。该
CY2309 PLL关闭一个额外的情况下,如图
在下表中。
多CY2305和CY2309设备可以接受相同
输入时钟和分发。在这种情况下,之间的歪斜
的两个设备输出被保证是小于700 ps的。
所有输出都小于200 ps的循环周期抖动。输入
在两个设备上输出的传播延迟是保证
小于350 ps的,并且输出到输出偏移是
保证是小于250 ps的。
该CY2305 / CY2309有两个/三个不同config-可用
urations ,如图中的排序信息(第10页) 。该
CY2305-1 / CY2309-1是基部。该CY2305-1H /
CY2309-1H是-1的高驱动版本,它的兴起和
下降时间小于-1的速度要快得多。
功能说明
该CY2309是设计成一种低成本3.3V零延迟缓冲器
分配高速时钟,并采用16引脚SOIC
或TSSOP封装。该CY2305是的8引脚版本
CY2309 。它接受一个参考输入,并驱动了5
低偏移时钟。每个器件的-1H版本在操作
框图
PLL
REF
CLKOUT
CLKA1
CLKA2
CLKA3
CLKA4
CLKB1
选择输入
解码
S1
2309-1
引脚配置
SOIC / TSSOP
顶视图
MUX
REF
CLKA1
CLKA2
V
DD
GND
CLKB1
CLKB2
S2
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
CLKOUT
CLKA4
CLKA3
V
DD
GND
CLKB4
CLKB3
S1
2309-2
S2
CLKB2
CLKB3
CLKB4
REF
CLK2
CLK1
GND
1
2
3
4
SOIC
顶视图
8
7
6
5
CLKOUT
CLK4
V
DD
CLK3
2309-3
赛普拉斯半导体公司
文件编号: 38-07140牧师* C
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2002年12月14日