CY22381
CY223811
晶振驱动电平与电源
水晶指定接受的最大驱动电平。
一般情况下，较大的晶体可以接受更多的权力。该驱动电平
说明书中的表是一个普通的上限为
功率由振荡器电路中的CY22381驱动。
对于给定的电压摆动，在晶体中的功率耗散是
正比于ESR和正比于晶体的平方
频率。 （请注意，实际的ESR ，有时远小于
由晶振制造商指定的值。 ）电源也
几乎正比于C的方
L
.
功率可以降低到小于在该DL规范
在下表中选择一个降频晶体低C
L
与低R
1
（ESR） 。
多个负载可以用适当的终止，它是
一般不建议使用。
省电功能
当配置为操作环境，通用输入三态
所有输出拉为低电平。当配置为关机，一
LOW这个引脚三态输出全部和关断的PLL ，
计数器，基准振荡器，并且所有其它的活性
组件。在V所产生的电流
DD
销小于
5
A
（典型值） 。离开关断模式后，锁相环有
重新锁定。
当配置为SUSPEND ，通用输入可以
被配置来关闭定制的组输出和/或
锁相环，低的时候。所有PLL和任何输出可关
断在几乎任何组合。唯一的限制是，如果一个锁相环
被切断，从它衍生的所有输出，也必须关闭。
暂停锁相环（PLL）关闭所有相关的逻辑，而
暂停输出强制三态状态。
输出CON组fi guration
在正常操作下有四个内部频率
可以通过一个可编程交叉点被路由源
通过可编程切换至任何三个输出
7位的输出分频器。这四个来源：参考， PLL1 ，
PLL2和PLL3 。以下是各个输出的描述。
CLKA输出来源于交叉点开关和变
通过一个可编程的7位后分频器。在7位
后分频器来源于两个可编程单其价值
寄存器由FS控制。
CLKB的输出来源于交叉点开关和变
通过一个可编程的7位后分频器。在7位
后分频器来源于两个可编程单其价值
寄存器由FS控制。
CLKC的输出来源于交叉点开关和变
通过一个可编程的7位后分频器。在7位
后分频器源于一个可编程的寄存器的值。
时钟输出端都被设计来驱动的单点
加载具有15pF的总集总负载电容。而驾驶
改善抖动
抖动的优化控制是减轻相关的问题很有用
以类似的时钟在同一时刻切换以及使
多余的抖动。如果一个PLL被找到多于一个的输出端，所述
PLL的负相位可被选择用于输出之一。
这可以防止对准输出的边缘，使上级
抖动性能。
CyClocks RT软件
http://www.cypress.com 。
文件编号： 38-07012牧师* I
第11 4
CYPRESS [ CYPRESS SEMICONDUCTOR ]
