初步
C9851
时钟发生器的奔腾
三，服务器和工作站应用
产品特点
•
•
•
•
•
•
•
六对当前参考的差分时钟
流离失所MREF的时钟DRCG两个3V 180 °
一个66.6 MHz参考输出
一个14.318 MHz参考输出
对于差分摆幅控制，测试选择逻辑
模式，高阻，掉电，扩频和
有限的频率选择
赛普拉斯扩频减少电磁干扰
48引脚SSOP封装
产品说明
此设备提供了一个必要的时钟
差分主机总线系统在多处理器服务器
和工作站。它还会生成一个66.6MHz频率范围内枢纽
时钟与免费的接口部分，该
赛普拉斯B9852 。 2 MREF时钟输出180
度的相位差，并用于与接口
直接Rambus的时钟发生器（ DRCG ） ， C9820 ，
C9821 ， C9822或。该器件集成了赛普拉斯
扩频技术，以获得最佳的EMI
减少。
频率选择表
SEL 100/133
0
0
0
0
1
1
1
1
拉美经济体系
0
0
1
1
0
0
1
1
SELB
0
1
0
1
0
1
0
1
的CPU （1： 6 ），则CPU ＃ （ 1:6）
100兆赫
100兆赫
200兆赫
高阻
133.3兆赫
25 MHZ
200兆赫
REF/2
3VMref,
3Vmref_b
50兆赫
低
50兆赫
高阻
66.67 MHz的
50兆赫
66.7兆赫
REF/4
表1
3V66
66.67 MHz的
低
66.67 MHz的
高阻
66.67 MHz的
66.67 MHz的
66.67 MHz的
REF
REF
14.318兆赫
低
14.318兆赫
高阻
14.318兆赫
14.318兆赫
14.318兆赫
REF
框图
引脚配置
VDDR
REF
VSSR
VDDA
MultSel （0： 1）
SPREAD ＃
拉美经济体系
SELB
SEL100/133
I
控制
XIN
XOUT
OSC
I_REF
VSSI
的CPU （ 1：6）
的CPU （ 1：6） ＃
VDDM
3VMRef
3VMRef_b
VSSM
VDDL
3V66
VSSL
VCO
PWRDWN ＃
VSSR
REF
VDDR
XIN
XOUT
VSSR
VDDM
3VMref
3VMref_b
VSSM
VDD
VSS
VDDL
3V66
VSSL
SEL100/133
MultSel0
MultSel1
VDDA
VSSA
拉美经济体系
SELB
SPREAD ＃
PWRDWN ＃
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
VDD
VSS
VDDC
CPU1
CPU1#
VSSC
CPU2
CPU2#
VDDC
CPU3
CPU3#
VSSC
CPU4
CPU4#
VDDC
CPU5
CPU5#
VSSC
CPU6
CPU6#
VDDC
I_REF
VSSA
VDDA
赛普拉斯半导体公司
525洛Coches街
加利福尼亚州米尔皮塔斯95035电话： 408-263-6300 ，传真： 408-263-6571
http://www.cypress.com
文件编号： 38-07068牧师**
05/04/2001
第14页1
CYPRESS [ CYPRESS SEMICONDUCTOR ]
