批准的产品
®
C9630
PC133时钟发生器为SIS630 /奔腾III & SiS540 /的Socket7应用
引脚说明
PIN号
2
引脚名称
S3 / REF0
PWR
VDD
I / O
I / O
描述
3.3V 14.318 MHz的时钟输出。这是双向引脚的功率。
上电时，该引脚为输入“ S3”用于设置CPU
频率（参照表1 ，第1页） （见附录注，第5页） 。当
功率达到了轨，该引脚变成了一个缓冲输出
信号施加于鑫（通常为14.318兆赫） 。
该引脚是信号的新应用（通常是缓冲输出
14.318)
14.318MHz晶振输入
14.318MHz晶振输出
这是关于双向引脚的功率。上电时，该引脚为
输入“S1”用于设置CPU频率（参照表1 ，第1页） （见
应用程序没有，第5页） 。当电力到达轨道时，此引脚变为
一个PCI0时钟输出。
这是关于双向引脚的功率。上电时，该引脚为
输入“S2”设置的CPU频率（参照表1 ，第1页） （见
应用程序没有，第5页） 。当电力到达轨道时，此引脚变为
一个PCI1时钟输出。
3.3V PCI时钟输出。
该引脚可编程为24MHz的通过或48 MHz的时钟输出
SMBus的。它默认为24MHz的在上电时。
这是关于双向引脚的功率。上电时，该引脚为
输入“ S0 ”用于设置CPU频率（参照表1 ，第1页） （见
应用笔记，第5页） 。当电力到达轨道时，此引脚变为
一个48MHz的时钟输出。这个时钟符合USB规范。的
+167ppm.
SMBus兼容的SDATA输入。有一个内部上拉（ >100KΩ ）
SMBus兼容SCLK输入。有一个内部上拉（ >100KΩ ）
3.3V的SDRAM时钟输出。参照表1 ，第1页的频率选择。
48
4
5
7
REF1
XIN
XOUT
S1 / PCI0 *
VDD
VDD
VDD
VDD
O
I
O
I / O
8
S2 / PCI1 *
VDD
I / O
9,11,12,13,
14
25
26
PCI （ 2：6）
24/48MHz
S0 / 48MHz的*
VDD
VDD
VDD
O
O
I / O
28
29
17,18,20,21,
28,29,31,32,
34,35,37,38,
40,41
43,45,46
1,6,15,19,
27, 30,36,42
47
3,10,16,22,
33,39,44
SDATA
SCLK
SDRAM （ 0:13 ）
VDD
VDD
VDD
I
I
O
的CPU （0： 2）
VDD
VDDC
VSS
VDDC
-
-
-
O
2.5V或3.3V主机总线时钟输出。见表1页1
频率选择。
常见的3.3V电源
2.5V或3.3V电源的CPU为（ 0 ： 2 ）时钟输出。
常见的接地引脚。
旁路电容（ 0.1
µ
F）应放置在尽可能靠近每个正电源引脚。如果这些旁路电容
不接近的销的高频滤波特性将通过迹线的引线电感被取消。
*注：这些引脚有下拉电阻，典型值为250
Ω.
赛普拉斯半导体公司
525洛Coches街
加利福尼亚州米尔皮塔斯95035电话： 408-263-6300 ，传真： 408-263-6571
http://www.cypress.com
文件编号： 38-07035牧师**
05/02/2001
第18页2
CYPRESS [ CYPRESS SEMICONDUCTOR ]
