B9948
3.3V , 160兆赫, 1:12时钟分配缓冲器
特点
•
•
•
•
•
•
•
•
•
•
160 - MHz时钟支持
LVPECL或LVCMOS / LVTTL时钟输入
LVCMOS / LVTTL兼容输入
12时钟输出:驱动多达24时钟线
同步输出使能
输出三态控制
350 ps的最大输出至输出扭曲
引脚兼容MPC948
工业级温度范围。范围:-40 ° C至+ 85°C
32引脚TQFP封装
描述
所述B9948是与一个低电压时钟分配缓冲器
能力选择差分LVPECL或LVC-
MOS / LVTTL兼容的输入时钟。这两个时钟源
可以用来提供一种用于测试时钟以及主
系统时钟。所有其他的控制输入是LVCMOS / LVTTL
兼容。十二输出是3.3V LVCMOS或LVTTL
兼容,可驱动两个串联端接50Ω transmis-
锡永线。有了这个能力B9948具有有效的
扇出1:24 。的输出也可以是经由三态
三态输入TS # 。低输出至输出歪曲率使
B9948嵌套时钟树的理想时钟分配缓冲区
在最苛刻的同步系统。
所述B9948还提供了一个同步输出使能输入
用于允许或禁止输出时钟。由于该输入
内部同步于输入时钟,电势输出
毛刺或欠幅脉冲产生被淘汰。
框图
引脚配置
VSS
Q0
VDDC
Q1
VSS
Q2
VDDC
Q3
VDD
PECL_CLK
PECL_CLK #
TCLK
TCLK_SEL
SYNC_OE
TS #
0
1
VDDC
12
Q0-Q11
TCLK_SEL
TCLK
PECL_CLK
PECL_CLK #
SYNC_OE
TS #
VDD
VSS
1
2
3
4
5
6
7
8
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
B9948
9
10
11
12
13
14
15
16
VSS
Q4
VDDC
Q5
VSS
Q6
VDDC
Q7
赛普拉斯半导体公司
文件编号: 38-07079牧师* D
•
3901北一街
•
圣荷西
Q11
VDDC
Q10
VSS
Q9
VDDC
Q8
VSS
•
CA 95134 • 408-943-2600
修订后的2002年12月14日