92
CY7C192
64K ×4静态RAM
具有独立的I / O
特点
•高速
= 12 ns的
• CMOS的最佳速度/功耗
•低有功功率
- 880毫瓦
•低待机功耗
- 220毫瓦
• TTL兼容的输入和输出
•自动断电时取消
潘申由低电平有效芯片使能（ CE） ，并提供
三态驱动器。它具有自动断电功能，
减小功耗75％，取消选择时。
写器件是造诣当芯片使能
（CE）和写使能（WE ）输入端都是低电平。
在四个输入引脚上的数据（我
0
通过I
3
）被写入到
在地址引脚指定的存储单元（A
0
通过
A
15
).
阅读该设备通过采用芯片使能实现
（ CE）低，而写使能（ WE）仍然很高。下
这些条件下的存储器位置的内容指定
上的地址引脚上会出现的四个数据输出管脚。
输出引脚保持在高阻抗状态时写恩
能（ WE）为低，或芯片使能（ CE ）为高。
模头涂布用于确保阿尔法免疫力。
功能说明
该CY7C192是一个高性能的CMOS静态RAM奥尔加
的发布为65,536 ×4位具有独立的I / O 。容易记忆EX-
逻辑框图
I
0
I
1
I
2
I
3
输入缓冲器
销刀豆网络gurations
DIP / SOJ
顶视图
A
6
A
7
A
8
A
9
A
10
A
11
A
12
A
13
A
14
A
15
I
0
I
1
CE
GND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
V
CC
A
5
A
4
A
3
A
2
A
1
A
0
I
3
I
2
O
3
O
2
O
1
O
0
WE
C191–2
A
9
A
10
A
11
A
12
A
13
A
14
A
15
I
0
I
1
LCC
顶视图
A8
A7
A6
V
CC
A5
3 2 1 28 27
4
26
5
25
6
24
7
23
8
22
9
21
10
20
11
19
12
18
1314151617
CE
GND
WE
O0
O1
A
4
A
3
A
2
A
1
A
0
I
3
I
2
O
3
O
2
C191–3
A
0
A
1
A
2
A
3
A
4
A
5
A
6
A
7
A
8
A
9
行解码器
O
0
检测放大器
1024 x 64 x 4
ARRAY
O
1
O
2
O
3
COLUMN
解码器
动力
下
A
10
A
11
A
12
A
13
A
14
A
15
CE
7C192 ONLY
WE
C191–1
选购指南
最大访问时间（纳秒）
最大工作电流（mA ）
最大待机电流（mA ）
7C192-12
12
155
30
7C192-15
15
145
30
7C192-20
20
135
30
7C192-25
25
115
30
赛普拉斯半导体公司
文件编号： 38-05047牧师**
•
3901北一街
•
圣荷西
•
CA 95134 • 408-943-2600
修订后的2001年8月24日
CYPRESS [ CYPRESS SEMICONDUCTOR ]
