CY7C1351
引脚德网络nitions
（续）
引脚数
83, 84
名字
NC
I / O
-
-
描述
没有连接。保留的地址输入的深度扩展。销83和84的
分别将用于256K和512K的深度。
不使用的引脚。这些引脚应悬空或连接到V
SS
.
输入信号。在MODE低输入选择线爆裂
模式中，一个高电平选择一个交错突发序列。两
突发计数器使用A0和A1的突发序列，并将
充分递增，当环绕。在高输入
ADV /劳工处会增加内部突发计数器不管
芯片的状态，使输入或WE 。 WE被锁在
开始一阵周期。因此，访问类型（读
或写）保持在整个突发序列。
单写访问
写访问时，以下条件为发起
满意在时钟的上升： （ 1 ） CEN为低电平， （ 2 ） CE
1
，CE
2
,
和CE
3
是全部置为有效，和（3）的写信号WE
为低电平。呈现给地址
0
–A
16
加载
到地址寄存器。写信号被锁存到
控制逻辑块。数据线是自动
三态不管OE输入信号的状态。这
允许外部逻辑呈现DQ上的数据
[31:0]
和
DP
[3:0]
.
在下一个时钟上升呈现给DQ的数据
[31:0]
和
DP
[3:0]
（或字节写操作的一个子集，看到写周期
有关详细信息）输入描述表被锁装置
和写操作完成。额外的访问
（读/写/取消选择）可以在这个循环被启动。
在写操作期间写入的数据由控制
BWS
[3:0]
信号。该CY7C1351提供字节写capabil-
这是在写周期说明表中描述性。 AS-i
serting写使能输入（ WE）与选定的字节
写选择（ BWS
[3:0]
）输入将有选择地写只
所需的字节数。字节写操作字节期间未选择
将保持不变。一个同步自定时写机器人 -
NISM已经提供简化的写操作。字节
写能力已被列入以大大简化
读/修改/写序列，其可以减少到SIM-
PLE字节写操作。
由于CY7C1351是一种常见的I / O设备，数据应
不被驱动到装置，而输出是活动的。该
输出使能（ OE ）前present-可以拉高高
荷兰国际集团数据到DQ
[31:0]
和DP
[3:0]
输入。这样做会
三态输出驱动器。为安全起见， DQ
[31:0]
和DP
[3:0]
数据por-期间.are自动三态
化的写周期，无论OE的状态。
突发写入访问
该CY7C1351具有一个片上的突发计数器，其允许
用户提供一个单一的地址，并进行到能力
四个写入操作，而不会重新确立的地址输入。
ADV / LD必须驱动为低电平以加载初始AD-
打扮，如上面的单次写入访问部分描述。
当ADV / LD驱动为高电平在随后的时钟的上升，
该芯片使能（ CE
1
，CE
2
和CE
3
），我们输入时，忽略
接异或和突发计数增加。正确的
BWS
[3:0]
输入必须在突发写入的每个循环中被驱动
为了写入数据的正确字节。
38 ， 39 ， 42 ， 43 DNU
介绍
功能概述
该CY7C1351是一个同步流程，通过突发SRAM
专门设计的过程中，消除等待状态
写 - 读过渡。所有同步输入通过
输入寄存器的时钟的上升沿来控制。该
时钟信号是合格的时钟使能输入信号
（ CEN ） 。如果CEN为高电平时，时钟信号不被识别和
所有的内部状态被保持。所有的同步操作
有资格与CEN 。来自时钟最大接入延迟
上升（T
CDV
）为11.0纳秒（ 66 - MHz器件） 。
访问可通过发出三个芯片使启动
（ CE
1
，CE
2
，CE
3
）活性在时钟的上升沿。如果时钟
启用（ CEN ）为低电平有效， ADV / LD为低电平时，
提供给该装置的地址将被锁存。访问
可以是一个读或写操作，这取决于
写状态使能（ WE） 。 BWS
[3:0]
可用于CON组
管字节写操作。
写操作是通过写使能（ WE）资格。所有
写操作被简化片上同步自定时写
电路。
三个同步芯片启用（ CE
1
，CE
2
，CE
3
）和一个
异步输出使能（ OE ）简化了深度扩展。
所有操作（读，写，并取消）是流水线。
ADV / LD应驱动至低电平，一旦设备已经DE-
为了装载新的地址为下一个操作所选择。
单一的读访问
当满足下列条件的读取访问启动
满意在时钟的上升： （ 1 ） CEN为低电平， （ 2 ） CE
1
，CE
2
和CE
3
所有的断言活跃， （ 3 ）写使能输入
信号WE为无效高电平，并且4） ADV / LD被断言
低。出现在地址输入地址（A
0
–A
16
)
被锁存到地址寄存器，并提交给
存储器核心和控制逻辑。所述控制逻辑确定
该读访问过程中，允许所请求的
数据传播到输出缓冲器。数据是可用的
在11.0纳秒（ 66 - MHz器件）提供OE是低电平有效。
读出的第一时钟之后获得的输出缓冲器
通过OE和内部控制逻辑控制。 OE必须
为了使设备逐出所需的驱动为低
数据。在随后的时钟，另一个操作
（读/写/取消）可以启动。当SRAM DE-是
在时钟的上升通过芯片中的一种使能信号，其
输出将立即三态。
突发读访问
该CY7C1351具有一个片上的突发计数器，其允许
用户提供一个单一的地址，并进行到能力
4读取无重新确立的地址输入。 ADV / LD
必须被驱动为低，以装入新的地址进
SRAM中，如上面所述的单读访问部分中描述。
该数据串计数器的顺序由模式决定的
4
CYPRESS [ CYPRESS SEMICONDUCTOR ]
