33
初步
CY7C1041AV33/
GVT73256A16
256K ×16静态RAM
特点
•
•
•
•
•
•
•
•
•
•
•
快速访问次数： 10 ， 12纳秒
快速OE访问时间： 5 ，6和7纳秒
单+ 3.3V ± 0.3V电源
完全静态的，没有时钟或定时选通脉冲必要
所有的输入和输出为TTL兼容
三态输出
中心的电源和接地引脚的噪音较大
免疫
易内存扩展CE和OE选项
CE自动断电
高性能，低功耗的CMOS
双层多晶硅，双金属工艺
封装采用44引脚， 400万SOJ和44引脚， 400密耳
TSOP
功能说明
该CY7C1049AV33 \\ GVT73512A8是作为一个262,144
×16 SRAM的使用与四晶体管存储器单元的高per-
formance ，硅栅，低功耗的CMOS工艺。柏
SRAM是采用双层多晶硅， dou-制造
BLE -层金属工艺。
该器件提供中心电源和接地引脚，以提高
性能和抗干扰能力。静电设计，消除了
无需外部时钟或定时选通。为了提高系
统的灵活性和消除总线争用问题是，本设计
副提供芯片使能（ CE ） ，独立的字节使能控制
（ BLE和BHE）和输出使能（ OE ）与该组织。
该器件提供了一个低功耗待机模式时，芯片不
选择。这使得系统设计人员能够满足低待机
功率要求。
功能框图
VCC
VSS
BLE ＃
引脚配置
SOJ / TSOP II
顶视图
A0
DQ1
地址缓冲器
存储阵列
512行×256× 16
柱
DQ8
DQ9
DQ16
A16
列解码器
动力
下
CE＃
BHE ＃
WE＃
OE ＃
A
0
A
1
A
2
A
3
A
4
CE
DQ
1
DQ
2
DQ
3
DQ
4
V
CC
V
SS
DQ
5
DQ
6
DQ
7
DQ
8
WE
A
5
A
6
A
7
A
8
A
9
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
A
17
A
16
A
15
OE
BHE
BLE
DQ
16
DQ
15
DQ
14
DQ
13
V
SS
V
CC
DQ
12
DQ
11
DQ
10
DQ
9
NC
A
14
A
13
A
12
A
11
A
10
行解码器
选购指南
CY7C1049AV33-10/
GVT73512A8-10
最大访问时间（纳秒）
最大工作电流（mA ）
最大的CMOS待机电流（mA ）
Com'l / Ind'l
Com'l
L
10
240
10
3.0
CY7C1049AV33-12/
GVT73512A8-12
12
210
10
3.0
赛普拉斯半导体公司
•
3901北一街
I / O控制
•
圣荷西
•
CA 95134
•
408-943-2600
2000年6月15日
CYPRESS [ CYPRESS SEMICONDUCTOR ]
