Delta39K™ ISR™
CPLD Family
Table 11. 208 EQFP/PQFP Pin Table (continued)
Pin
188[19]
189[19]
190[19]
191
CY39030
IO7
CY39050
IO7
CY39100
IO7
CY39165
CY39200
IO7
IO7
IO7
IO7
IO7
IO7
IO7
IO/VREF7
VCCIO7
IO7
IO/VREF7
VCCIO7
IO7
IO/VREF7
VCCIO7
IO7
IO/VREF7
VCCIO7
IO7
IO/VREF7
VCCIO7
IO7
192
193
IO7
IO7
IO7
IO7
IO7
194
IO7
IO7
IO7
IO7
IO7
195
IO7
IO7
IO7
IO7
IO7
196
IO/VREF7
IO7
IO/VREF7
IO7
IO/VREF7
IO7
IO/VREF7
IO7
IO/VREF7
IO7
197
198
IO7
IO7
IO7
IO7
IO7
199
VCCIO7
IO7
VCCIO7
IO7
VCCIO7
IO7
VCCIO7
IO7
VCCIO7
IO7
200
201
IO/VREF7
IO7
IO/VREF7
IO7
IO/VREF7
IO7
IO/VREF7
IO7
IO/VREF7
IO7
202
203
IO7
IO7
IO7
IO7
IO7
204
IO7
IO7
IO7
IO7
IO7
205
GND
GCLK3
GND
GCTL3
GND
GCLK3
GND
GCTL3
GND
GCLK3
GND
GCTL3
GND
GCLK3
GND
GCTL3
GND
GCLK3
GND
GCTL3
206
207
208
Table 12. 388 BGA Pin Table
Pin
A1
CY39050
GND
NC
CY39100
CY39165
GND
IO7
CY39200
GND
IO7
GND
IO7
A2
A3
IO7
IO7
IO7
IO7
A4
IO7
IO7
IO7
IO7
A5
IO7
IO7
IO7
IO7
A6
IO7
IO7
IO7
IO7
A7
IO7
IO7
IO7
IO7
A8
NC
IO/VREF7
IO7
IO/VREF7
IO7
IO/VREF7
IO7
A9
IO7
A10
A11
A12
A13[19]
A14[19]
A15
A16
A17
A18
IO7
IO7
IO7
IO7
IO/VREF7
IO7
IO/VREF7
IO7
IO/VREF7
IO7
IO/VREF7
IO7
IO7
IO7
IO7
IO7
IO6
IO6
IO6
IO6
IO6
IO6
IO6
IO6
GND
IO6
GND
IO6
GND
IO6
GND
IO6
IO6
IO6
IO6
IO6
Note:
19. Capacitance on these I/O pins meets the PCI spec (rev. 2.2), which requires IDSEL pin in a PCI design to have capacitance less than or equal to 8 pf. In the
document titled “Delta39K CPLD Family data sheet”, this spec is defined as CPCI. All other I/O pins have a capacitance less than or equal to 10 pf.
Document #: 38-03039 Rev. *H
Page 51 of 86
CYPRESS [ CYPRESS ]
