高速GMSK调制解调器4K至64kbps的
第8页20
MX589
无线电接收机的鉴频器的输出应当由一个被馈送到MX589的RX滤波器
合适的增益和DC电平调整电路。该电路可以与周围的导通外部组件构建
芯片接收输入放大器。该增益应被设置，使得在所述接收的反馈引脚的信号电平是名义上
1V峰 - 峰（对于V
DD
= 5.0V ）围绕V中心
BIAS
接收连续1111000011110000 ..当
数据模式。
在RX反馈引脚的正向信号偏移会产生一个逻辑0的RX数据输出。负
去旅行会产生一个逻辑1 。
所接收到的信号通过低通滤波器的Rx ，其具有0.56倍的一个-3dB转角频率馈送
数据比特率，被应用到水平测量时钟和数据抽取模块之前。
水平测量块由两个电压检测器，其中一个测量的振幅
所接收的信号的正的部分。其他措施的负部分的幅值。 （正
是指信号电平比V高
DD
比V / 2，负向电平低
DD
/ 2 ）外部电容
使用这些探测器，通过DOC1 & DOC2引脚，从而形成电压“持有”或“集成”电路。这两个
水平，然后用于建立最佳的DC电平决定的阈值的时钟和数据提取，
取决于接收信号的幅度和任何DC偏移。
4.2.2
接收电路控制模式
在接收电平测量和时钟提取电路的工作特性进行控制，如
在表5中，示出通过施加到PLLacq逻辑电平输入，
RX HOLD
和RxDCacq销，以适应
特定的应用程序，以及应付变化的接收条件下，参考图5 。
在一般情况下，一个数据传输将开始于前导码，例如， 1100110011001100 ，以允许
接收调制解调器以尽可能快地建立定时和电平锁。当在RX载体已
检测，并且在该时间，该前导码的预期， RxDCacq和PLLacq输入应
从逻辑0切换到逻辑1，即水平测量和时钟提取模式操作，并
测序，如图所示。
该
RX HOLD
输入通常应在当正在接收的数据为逻辑1被保持，但可被驱动到一个
逻辑0冻结水平淡入过程中测量时钟提取电路。如果衰落持续小于200
位周期，在正常操作可以通过返回的恢复
RX HOLD
输入为逻辑1时的的端
褪色。对于较长的衰落，这可能是更好的通过将RxDCacq到一个复位电平测量电路
为10至20个位周期的逻辑1 。
RX HOLD
对电平测量电路，而RxDCacq处于逻辑1无影响，并具有无影响
锁相环而PLLacq处于逻辑1 。
上的一个逻辑0
RX HOLD
不禁止接收时钟输出，接收数据提取和S / N检测器
电路将继续运行。
前言
RX信号输入
接收载波DET
（ RSSI）的输入
RxDCacq
RX水准测量
模式
PLLacq
时钟提取
CCT模式
数据
钳
FAST PEAK
检测
平均峰值
检测
30位
获得
中
带宽
窄
带宽
图5 ： RX模式控制图
2001
MX -COM公司
www.mxcom.com电话： 800 638 5577 336 744 5050传真： 336 744 5054
文档。 ＃ 204800103.011
4800 Bethania站前路，温斯顿 - 塞勒姆，NC 27105-1201 USA
所有商标与服务标记均为其各自公司持有。
CMLMICRO [ CML MICROCIRCUITS ]
