模拟控制接口
FX839
1.5
概述
该装置包括四个组相关的功能：可变衰减器，数字到模拟转换器，一
复用的模拟 - 数字转换器与多路复用器，时钟发生器，以及4个8位大小
比较具有可变的参考水平。这些功能都是由' C总线“串行接口控制
并说明如下：
可变衰减器
两个可变衰减器有一个范围为0到-12dB和0至-6dB分别和可控制
独立。
模数转换器
三个DAC都具有8比特，这是在初始芯片复位定义的默认分辨率。在这
模式中的“ C总线”数据传送中的单个字节。提供一个选项来定义的任何一种或多种的
DAC的分辨率为10位，那么DAC需要两个“ C- BUS ”的数据字节的传输。
上部和下部的DAC的参考电压在内部被定义为AV
DD
和V
SS
分别。输出
电压表示为：
V
OUT
= AV
DD
×（ DATA / 2
n
） [伏]
其中， n为DAC的分辨率（ 8位或10位）和数据是输入码的十进制值。例如：N
= 8，二进制码为11111111 ，因此DATA = 255
V
OUT
= AV
DD
X （255 /256） [伏特]
三个DAC输入锁存器中的任何一个可以通过发送一个地址/命令字节后面是一个被加载
或两个数据字节的' C总线“接口。然后，数据被锁存，静电压是在更新
适当的输出。
当DAC禁用它的输出被定义为开路。
模拟到数字转换器和ADC时钟发生器
一个单一的逐次逼近型ADC具有四个多路输入。为了最小化
采样的每个输入信道，一个样本的时间和保持电路并未包括在ADC的输入端。
为采样是准确的输入信号不应当在转换时间显著变化。
由于典型的应用是慢慢改变控制电压监控这应该不存在
任何问题。最大信号“变化的线性速率'，' S' ，可以通过以下表达式来定量
（最多1比特错误） ：
S = AV
DD
架F
ADC_CLK
/ (2
10
×1000× （10 + 2） ） [毫伏/微秒
其中f
ADC_CLK
是内部ADC的时钟频率。
所述可编程时钟发生器旨在是柔性的，使得使用一个外部系统时钟信号或
专用的水晶。此时钟信号被缩放，以提供内部ADC时钟频率（f
ADC_CLK
） 。用户
具有完全控制的频率缩放因子，而这应当选择为使得输入时钟频率，在
在XTAL /时钟引脚，通过这个因素划分为不超过1MHz的多。
©
1997消费者微电路有限公司
7
D/839/4
CMLMICRO [ CML MICROCIRCUITS ]
