主叫线路识别码与VMWI
CMX612
在FSK接收模式下， CMX612 DET输出将被设置为高时的水平已经超过了
阈足够的时间。振幅和时间滞后用于减少DET的抖动
产出的边际条件。
请注意，在FSK接收模式下，该电路还可以对非FSK信号作出反应，如演讲。
参见第1.7.1 Teon和Teoff的定义
图4 ： FSK电平检测器操作
1.5.5
FSK解调器
该块变换的1200波特的FSK输入信号到一个接收到的逻辑电平的数据信号被输出
通过RXD引脚只要把数据再定时功能未启用（参见1.5.6节） 。此输出
不依赖于将FSK水平检测器输出的状态。
需要注意的是在不存在有效的FSK信号时，解调器可能错误地解释语音或其他
外来信号的数据。
1.5.6
FSK数据再定时
该数据再定时块提取每个字符的8位数据，从接收到的非同步数据
流，并将它们呈现给
µC
根据施加到RXCK输入选通脉冲的控制。该
这些脉冲的时序是不是关键的，它们可以很容易地通过简单的软件循环来产生。这
设施，则不再需要在UART的
µC
而不会产生过大的软件开销。
首先寻找标志的空间过渡上逐个字符块进行操作
发信号的起始位开始，接着，使用此作为定时基准，采样器的输出
FSK的解调器中的每一个下面的8接收到的数据位的中间，将结果存储在一个
内部的8位的移位寄存器。
当第八个数据位已被移入内部移位寄存器中， CMX612检查
RXCK输入。如果是这种低则IRQN输出将被拉低，以及第一放所存储的数据位
到RXD输出引脚。在检测到IRQN输出变低时，
µC
应的脉冲
RXCK脚高8倍。高向低转变，在这些脉冲的前7月底将使用
在CMX612对从移位寄存器中的下一个数据位转移到RXD输出。在第八的端
脉冲的频移键控解调器的输出将被重新连接到RXD输出引脚。该IRQN输出将
清第一次RXCK输入变为高电平。
因此，使用数据再定时功能， RXCK输入应保持低电平，直到IRQN输出变
低;如果不需要的数据再定时功能的RXCK输入应保持高电平。
在RXCK波形的时序的唯一限制是那些显示在图5a中，以及需要
完成所有8比特的传送进
µC
8.3ms的一个完整的字符在1200的时间内（
波特） 。
©
2002消费者微电路有限公司
9
D/612/3
CMLMICRO [ CML MICROCIRCUITS ]
