GMSK调制解调器
CMX589A
无线电接收机的鉴频器的输出应当由一个被馈送到CMX589A的接收滤波
合适的增益和DC电平调整电路。该电路可以与周围的导通外部组件构建
芯片接收输入放大器。该增益应被设置，使得在所述接收的反馈引脚的信号电平是名义上
1V峰 - 峰（对于V
DD
= 5.0V ）围绕V中心
BIAS
接收连续1111000011110000 ..当
数据模式。
在接收反馈引脚的正向信号偏移会产生一个逻辑“0”处的接收数据输出。负
去旅行会产生一个逻辑“1” 。
所接收到的信号通过低通滤波器的Rx ，其具有0.56倍的一个-3dB转角频率馈送
数据比特率，被应用到水平测量时钟和数据抽取模块之前。
水平测量块由两个电压检测器，其中一个测量的振幅
所接收的信号的正的部分。其他措施的负部分的幅值。 （正
是指信号电平比V高
DD
比V / 2，负向电平低
DD
/ 2 ）外部电容
使用这些探测器，通过DOC1和DOC2引脚，从而形成电压“持有”或“集成”电路。这两个
水平，然后用于建立最佳的DC电平决定的阈值的时钟和数据提取，
取决于接收信号的幅度和任何DC偏移。
4.2.2
接收电路控制模式
在接收电平测量和时钟提取电路的工作特性进行控制，如
表6中所示，通过施加到PLLacq ，接收HOLDN逻辑电平输入和RxDCacq销，以适应
特定的应用程序，以及应付变化的接收条件下，参考图5 。
在一般情况下，一个数据传输将开始于前导码，例如， 1100110011001100 ，以允许
接收调制解调器以尽可能快地建立定时和电平锁。当在RX载体已
检测，并且在该时间，该前导码的预期， RxDCacq和PLLacq输入应
从逻辑切换“0”为逻辑“1” ，这样的电平测量和时钟提取模式进行操作
和测序，如图所示。
在Rx HOLDN输入通常应该在逻辑举行“1” ，而被接收的数据，但可被驱动，以
一个逻辑“0”冻结水平淡入过程中测量时钟提取电路。如果衰落持续小于
200个位周期，正常操作可通过在Rx HOLDN输入返回到逻辑处的端续“1”
淡出。对于较长的衰落，这可能是更好的通过将RxDCacq到一个复位电平测量电路
逻辑'1'进行10〜 20个位周期。
接收HOLDN对水平测量电路没有影响，而RxDCacq处于逻辑“1” ，并且对没有影响
锁相环而PLLacq为逻辑'1'。
在接收HOLDN逻辑“0”并不禁止接收时钟输出，接收数据提取和S / N检测器
电路将继续运行。
图5 ： RX模式控制图
©
2002年CML微Plc的
9
D/589A/4
CMLMICRO [ CML MICROCIRCUITS ]
