GMSK调制解调器
CMX589A
2信号列表
PIN号
E2/D5/
D2/P4
1
2
信号
TYPE
描述
XTALN
XTAL /时钟
O / P
I / P
的片上时钟振荡器的输出。
输入到芯片上的Xtal振荡器。一的Xtal ，或外部派生
时钟（F
XTAL
）脉冲输入端应接在这里。如果外部
产生的时钟将被使用时，它应连接到该引脚与所述
XTALN引脚悬空。注：操作没有合适的Xtal或
时钟输入可能会造成设备损坏。
逻辑电平输入控制内部时钟分频器，因此
发送和接收数据速率。见表4 。
逻辑电平输入控制内部时钟分频器，因此
发送和接收数据速率。见表4 。
应用于此输入逻辑“0”将冻结时钟提取和水平
测量电路，除非他们是在“采集”模式。
应用于此输入的逻辑“1”将设置接收电平测量
电路的'采集'模式。见表6 。
应用于此输入的逻辑“1”将设置接收时钟提取电路
到“采集”模式。见表5 。
应用于此输入的逻辑“1”将省电所有接收电路除
用于Rx CLK的输出（这将继续以设定的比特率），并且导致
RX数据和Rx S / N输出变为逻辑“0” 。
内部电路的偏置线，在V保持
DD
/ 2 。该引脚必须
旁路到V
SS
通过一个电容安装在靠近引脚。
输出与Rx输入放大器。
输入要接收输入放大器。
负电源端（GND ） 。
连接到接收电平测量电路。电容器应
从这个引脚到V连接
SS
.
连接到接收电平测量电路。电容器应
从这个引脚到V连接
SS
.
逻辑电平选择调制解调器BT （ TX滤波器的-3dB的比例
频率的比特率） 。逻辑' 1 ' = BT 0.5和逻辑“0” = BT的
0.3.
3
4
5
6
7
8
CLKDIVA
CLKDIVB
RxHOLDN
RxDCacq
PLLacq
RX PSAVE
I / P
I / P
I / P
I / P
I / P
I / P
9
10
11
12
13
14
15
V
BIAS
RX FB
RX信号在
V
SS
DOC1
DOC2
BT
动力
O / P
I / P
动力
O / P
O / P
I / P
©
2002年CML微Plc的
4
D/589A/4
CMLMICRO [ CML MICROCIRCUITS ]
