CS8904
水晶LAN ™四路以太网收发器
2.1
控制器接口
DUPSEL [ 0 ： 3 ] - 双面选择。输入，引脚3 ， 77 ， 53 ，和27 。
当AUTOSEL低，设置该引脚为高电平将强制该端口进入全双工操作和
设置该引脚为低电平，将强制该端口进入半双工操作。当AUTOSEL高，
设置该引脚为高电平表示全双工和半双工能力应予以公告，并
设置该引脚为低电平，表示只半双工能力应予以公告。
AUTOSEL [ 0 ： 3 ] - 自适应选择。输入端，引脚4 ， 76 ， 54 ，和26 。
设置此引脚为高电平将使该端口自动协商，自动选择半双工或全双工
双工操作。低时，自动协商被禁止，端口的双工是
由DUPSEL引脚控制。
环[0 ： 3 ] - 端口环回启用。输入，引脚5 ， 75 ， 55 ，和25 。
端口环回启用：设置该引脚为高电平，将导致对TXDATA引脚用于输入数据
这个端口出现在RXDATA引脚此端口。 TX +和TX-将保持闲置和任何数据
在RX +和RX-接收将被忽略。设置该引脚为低电平，将导致正常运行
的端口。
TxENBL [ 0 ： 3 ] - 发送使能。输入端，引脚2 ， 78 ， 52 ，和28 。
发送使能：当该引脚置位，此端口的输入数据，目前在TXDATA
销，被输入到使用该发送时钟， TXCLK的CS8904 。当该引脚被拉高， TX +
和TX-输出引脚处于闲置状态。
TXDATA [ 0 ： 3 ] - 发送数据。输入，引脚1 ， 79 ， 51 ，和29 。
要传输的数据是使用NRZ编码方式呈现在这个引脚和同步
发送时钟， TXCLK 。数据被接受时TxENBL高。
TXCLK - 发送时钟。输出为4 mA驱动，引脚42 。
常见的发送时钟为所有四个端口。 TxENBL用于控制TXDATA的采样
使用TXCLK 。
COLL [ 0 ： 3 ] - 冲突检测状态。输出为4 mA驱动，引脚98 ， 82 ， 48 ，和32 。
此输出针将断言，以指示一个碰撞已经检测到该端口上，并
拉高当碰撞不再存在。当在全双工模式下运行，
不会发生碰撞和COLL不会转换。
CD [ 0 ： 3 ] - 载波检测状态。输出为4 mA驱动，引脚99 ， 81 ， 49 ，和31 。
该输出引脚置，而接收数据可在RXDATA引脚此端口。
双面[ 0 ： 3 ] - 双工状态。输出为4 mA驱动，引脚93 ， 87 ， 43 ，和37 。
这种输出保持高电平时，端口运行全双工模式，并保持低电平时，端口
运行半双工。
CIRRUS LOGIC先进的产品DATABOOK
8
DS191PP2
CIRRUS [ CIRRUS LOGIC ]
