CS42426
INT
RST
AINR-
AINR +
AINL +
AINL-
VQ
FILT +
REFGND
AOUTA1 +， -
AOUTB1 +， -
AOUTA2 +， -
AOUTB2 +， -
AOUTA3 +， -
AOUTB3 +， -
VA
AGND
MUTEC
11
12
13
14
15
16
17
18
19
打断
（输出）
- 该CS42426将产生一个中断条件按中断屏蔽寄存器。
请参阅第28页上的“中断”的更多细节。
RESET
（输入） - 该器件进入低功耗模式，所有内部寄存器复位为默认
设置时低。
差分右声道模拟输入
（输入） - 信号进行差分呈现给Δ-Σ
通过AINR +/-引脚调节。
差分左声道模拟输入
（输入） - 信号进行差分呈现给Δ-Σ
通过AINL +/-引脚调节。
静态电压
（输出）
-
内部静态参考电压滤波连接。
正参考电压
（输出） - 正参考电压为内部采样电路。
参考地
（输入） - 为内部采样电路的参考地。
36,37
差分模拟输出
（输出） - 满量程差分模拟输出电平是在指定
35,34模拟特性规格表。
32,33
31,30
28,29
27,26
24
41
25
40
38
模拟电源
（输入） - 为模拟部分电源正极。
模拟地
（输入） - 接地参考。应该连接到模拟地。
静音控制
（输出） - 静音控制引脚输出高阻抗下初始上电CON-
DITION或每当在PDN位被置为“1” ，从而迫使该编解码器进入省电模式。在将信号
保持在高阻抗状态，只要该部分是在掉电模式。静音控制引脚变为
在复位过程中所选择的“活动”状态，静音，或者如果主时钟到左/右时钟频率比
不正确。该引脚旨在被用作用于外部的静音电路，以防止所述的点击次数的控制
和爆裂声，可以发生在任何单一的供应系统。使用外部的静音电路被不manda-
保守党，但可能需要为需要绝对最低的多余杂音的设计。
PLL环路滤波器
（输出） - 一个RC网络应连接在此引脚与地之间。
通用输出
（输出） - 这些引脚可以被配置为通用输出引脚，一个
ADC溢出中断或静音控制根据通用引脚控制寄存器输出。
LPFLT
GPO7
GPO6
GPO5
GPO4
GPO3
GPO2
GPO1
VLS
RMCK
ADC_SDOUT
39
42
43
44
45
46
47
48
53
55
56
58
57
59
60
61
串行端口接口电源
（输入） - 确定需要的信号电平的串行端口接口。
恢复主时钟
（输出） - 从外部参考时钟的主时钟输出已恢复
（ OMCK ，销59 ），或者被锁定到输入ADC_LRCK锁相环。
ADC的串行数据输出
（输出） - 输出为二的补码的串行音频PCM从输出数据
的内部和外部的ADC 。
外部ADC串行输入
（输入） - 的CS42426提供多达两个外部立体声模拟到数字
转换器的输入上的一个串行数据输出时线的CS42426提供最大六个频道
被放置在同一行模式。
外部参考时钟
（输入） - 外部时钟参考是必须在指定的范围内
寄存器“ OMCK频率（ OMCK Freqx ） ”第38页。
ADC左/右时钟
（输入/输出） - 确定哪个通道，左或右，是目前活跃
ADC的串行音频数据线。
ADC的串行时钟
（输入/输出）
- 串行时钟， ADC的串行音频接口。
ADCIN1
ADCIN2
OMCK
ADC_LRCK
ADC_SCLK
7
CIRRUS [ CIRRUS LOGIC ]
