CS2000-CP
AC电气特性
测试条件（除非另有说明） ： VD = 3.1 V至3.5 V ;牛逼
A
= -10 ° C至+ 70 ° C（商业级） ;
C
L
= 15 pF的。
参数
晶振频率
参考时钟输入频率
参考时钟输入占空比
内部系统时钟频率
时钟输入频率（自动R-国防部已禁用）
时钟输入频率（自动R- MOD启用）
符号
f
XTAL
f
REF_CLK
D
REF_CLK
f
SYS_CLK
f
CLK_IN
f
CLK_IN
条件
基本模式
民
8
8
45
8
50赫兹
典型值
-
-
-
-
-
-
-
-
-
-
-
-
50
1.7
1.7
70
50
175
100
1
1
-
-
最大
50
75
55
18.75
30
59
138
256
-
-
-
80
75
52
3.0
3.0
150
-
-
200
3
2
±0.5
±112
单位
兆赫
兆赫
%
兆赫
兆赫
千赫
千赫
千赫
UI
ns
ms
千赫
兆赫
%
ns
ns
ps的均方根
ps的均方根
ps的均方根
UI
ms
ms
PPM
PPM
自动缩放改性剂= 1
自动缩放修改= 0.5
自动缩放修改= 0.25
f
CLK_IN
＆ LT ; ˚F
SYS_CLK
/96
f
CLK_IN
＆ GT ; ˚F
SYS_CLK
/96
（注
4, 5)
（注
5)
测量VD / 2
20 ％至80％ VD的
80％至VD的20％的
（注
6)
（注
6, 7)
（注
6, 8)
4
72
168
2
10
20
50赫兹
6
48
-
-
-
-
-
-
-
-
0
0
时钟输入脉冲宽度（注
3)
时钟跳过超时
时钟跳过输入频率
PLL时钟输出频率
PLL时钟输出占空比
时钟输出上升时间
时钟输出下降时间
周期抖动
基带抖动（ 100赫兹到40千赫）
宽带抖动（ 100赫兹角）
PLL锁定时间 - CLK_IN （注
9)
PLL锁定时间 - REF_CLK
输出频率合成分辨率（注
10)
pw
CLK_IN
t
CS
f
CLK_SKIP
f
CLK_OUT
t
OD
t
OR
t
OF
t
JIT
t
LC
t
LR
f
ERR
f
CLK_IN
＆ LT ; 200千赫
f
CLK_IN
> 200千赫
f
REF_CLK
= 8 〜75 MHz的
高分辨率
乘高
注意事项：
3. 1的UI（单位间隔）对应于吨
SYS_CLK
或的1 / f
SYS_CLK
.
4. t
CS
表示从CLK_IN的除去由CLK_IN必须重新施加以保证时间
PLL_OUT继续，而PLL重新获取锁。这个超时是基于内部VCO frequen-
立方码，以最小的超时处出现最大的VCO频率。较低的VCO频率会
造成较大的t值
CS
.
5.只有在时钟跳跃模式有效;看
“ CLK_IN跳跃模式”第14页
了解更多信息。
6.
f
CLK_OUT
= 24.576兆赫;样本量= 10000点; AuxOutSrc [1： 0] = 11 。
7.根据AES- 12id -2006 3.4.2节。测量是时间间隔误差与第三采取
订购100赫兹到40千赫兹的带通滤波器。
8.根据AES- 12id -2006 3.4.1节。测量是时间间隔误差与第三采取
订购100 Hz的高通滤波器。
9. 1的UI（单位间隔）对应于吨
CLK_IN
或的1 / f
CLK_IN
.
PLL时钟输出的10分频的精度成正比的频率精度
参考时钟。
8
DS761PP1
CIRRUS [ CIRRUS LOGIC ]
